電極限定了若干第一向導線，所述頂電極限定了與所述若干第 一向導線交叉設置的若干第二向導線，從而所述若干第一向導線和所述若干第二向導線限 定了若干交叉節點；每個所述交叉節點均設置有一磁記憶單元，所述磁記憶單元分別與其 所處交叉節點處的第一向導線和第二向導線電連接。
[0039] 根據本發明所制得的交叉矩陣列式磁性隨機存儲器，利用導電層1/半導體/導電 層2三層結構替代三極管作為磁記憶單元中的電流流向選擇器，實現了將復雜的供電網路 改用簡單的交叉式供電方式，從而本發明極大的簡化了 MRAM的生產工藝、降低了成本，并 且可以極大地提高存儲芯片的集成度，特別是對于PSTT-MRAM產品。
[0040] 以下將結合附圖對本發明的構思、具體結構及產生的技術效果作進一步說明，以 充分地了解本發明的目的、特征和效果。
【附圖說明】
[0041] 圖1是本發明的較佳實施例的工藝流程圖；
[0042] 圖2是底電極金屬層沉積后的結構示意圖；
[0043] 圖3是光刻底電極后的結構示意圖；
[0044] 圖4是底電極制備完成后的結構不意圖；
[0045] 圖5是圖4結構的頂面示意圖；
[0046] 圖6是導電層/半導體/導電層三層結構薄膜沉積后的結構示意圖；
[0047] 圖7是MTJ薄膜沉積后的結構示意圖；
[0048] 圖8是光刻磁記憶單元陣列后的結構示意圖；
[0049] 圖9是刻蝕磁記憶單元陣列后的結構示意圖；
[0050] 圖10是磁記憶單元陣列制備完成后的結構示意圖；
[0051] 圖11是圖10結構的頂面示意圖；
[0052] 圖12是頂電極制備完成后的結構示意圖；
[0053] 圖13是圖12結構的頂面示意圖；
[0054] 圖14是先加工MTJ薄膜再加工導電層/半導體/導電層三層結構薄膜的結構示 意圖；
[0055] 圖15是一種交叉矩陣列式隨機存儲器的的立體結構示意圖。
【具體實施方式】
[0056] 在本發明的實施方式的描述中，需要理解的是，術語"上"、"下"、"前"、"后"、"左"、 "右"、"垂直"、"水平"、"頂"、"底""內"、"外"、"順時針"、"逆時針"等指示的方位或位置關系 為基于附圖所示的方位或位置關系，僅是為了便于描述本發明和簡化描述，而不是指示或 暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為 對本發明的限制。
[0057] 圖1是本實施例的磁性隨機存儲器制備工藝流程圖，具體工藝流程如下：
[0058] 1、沉積底電極導電層和硬掩膜
[0059] 在襯底基片100上通過物理氣相沉積（PVD，Physical Vapor Deposition)，如物理 濺射，形成Cu薄膜210,以及作為硬掩膜（hard mask)的Ta薄膜220,如圖2所示。為了防 止Cu的電子迀移，優選在Cu薄膜210的上下兩側分別用TaN/Ta和Ta/TaN將Cu薄膜210 包圍（未示出），即采用TaN/Ta/Cu/Ta/TaN的多層結構，其中"/"左邊的材料層設置在右邊 材料層之上，并且Ta也可以用Ti替代，即采用TiN/Ti/Cu/Ti/TiN的多層結構。上述多層 結構中頂層的TaN/Ta或TiN/Ti可以作為硬掩膜。
[0060] 2、光刻底電極
[0061] 涂布光刻膠250并光刻形成底電極圖案，如圖3所示。
[0062] 3、刻蝕底電極
[0063] 通過刻蝕，在Cu薄膜220和Ta薄膜230上形成底電極圖案。
[0064] 4、沉積電介質，表面平坦化
[0065] 通過化學氣相沉積（CVD，Chemical Vapor Deposition)，如等離子化學氣相沉 積（PECVD，Plasma Enhanced Chemical Vapor Deposition)Si02薄膜 260 填充刻蝕后 所形成的溝槽，并進行平坦化處理，如采用化學機械研磨（CMP，Chemical Mechanical Polishing)，從而形成圖4(剖視圖）和圖5(俯視圖）所示結構。
[0066] 5、沉積導電層/半導體/導電層三層結構薄膜
[0067] 如圖6所示，依次制備導電層310、半導體320和導電層330。其中，導電層310和 導電層 330 可以采用金屬 Pt、Au、Rd、Ir、Ru、Pd、Ag、Mo、Cr、W、Ti、Ta 或 CuAl 等，通過 PVD 形成。
[0068] 半導體320可通過以下兩種方法形成（以Si基材為例）：
[0069] (l)PVD方法，使用Si靶材，Ar為濺射氣體，生長一層非晶態的硅（a-Si)薄膜，完 成后通過摻雜V價元素（如As、P等）將其變成N型半導體，或通過摻雜III價元素（如B 等），將其變成P型半導體。其中摻雜工藝可以直接在薄膜生長過程中的靶材上加入摻雜元 素，也可以通過離子束注入的辦法來實現。然后進行高溫（500°C~800°C)退火，將其轉變 為單晶或至少是多晶層，并且消除其中的生長缺陷，以及修補由于摻雜引起的各種缺陷。
[0070] (2) CVD方法，用含有硅的氣體（如SiH4)，通過高溫化學反應直接生成單晶或至少 是多晶硅薄膜。也可以用PECVD的方法制成含有氫離子的非晶硅（Si :H)的薄膜，其中的氫 離子可以消除那些沒有配對的Si鍵（dangling bonds)，然后進行高溫退火，消除缺陷。在 生長過程中，可以加入含摻雜元素的氣體，直接將Si薄膜做成N型或P型半導體，或通過離 子束注入的方法進行摻雜，再通過高溫（500°C~800°C)退火，形成至少多晶形式的半導體 基層。
[0071] 當然，以上兩種方法中，也可以不進行摻雜，而使用本征半導體。
[0072] 優選地，當半導體320為P型或N型半導體時，還可以在半導體320與其上下導電 層330、310之間分別沉積一擴散保護層（未示出），如使用TiN、TaN等，以阻擋P型半導體 或N型半導體中的雜質向導電層330、310內擴散。
[0073] 6、沉積奶\1薄膜
[0074] 上述工藝完成后，再通過PVD沉積生成MTJ。為了生長出高質量的MTJ多層膜，襯 底表面的平滑度非常重要，一般來講，表面粗糙度最好控制在2埃以內。為此目的，先進行 CMP平坦化，然后再進行MTJ多層膜生長。具體是依次沉積種子層410 (如Ta、NiCr等）、磁 性參考層420、隧道勢皇層430、磁性記憶層440以及硬掩膜層450 (如Ta等），如圖7所示。 當然磁性參考層420、隧道勢皇層430和磁性記憶層440可以如上述的由下至上依次堆疊， 也可以由下至上依次沉積磁性記憶層、隧道勢皇層和磁性參考層。
[0075] 7、光刻磁記憶單元陣列
[0076] 然后涂布光刻膠460并光刻形成磁記憶單元陣列圖案，如圖8所示。
[0077] 8、刻蝕磁記憶單元陣列
[0078] 再通過特殊磁性材料刻蝕，形成若干柱狀的磁記憶單元，每個磁記憶單元均具有 串聯連接的MTJ和導電層/半導體/導電層三層結構。
[0079] 由于上述MTJ多層膜涉及到多種過度金屬元素，其中一種方法是用反應離子刻蝕 (RIE，Reactive Ion Etch)方法進行刻蝕。具體是先用CF4之類的刻蝕氣體刻蝕硬掩膜， 然后再用甲醇（CH30H)或C0+NH3氣體進行刻蝕，直至最后停在底電極層。刻蝕過程中，磁 記憶單元的邊緣480或已被破壞，從而失去它們原有的物理特性，如圖9所示。為了除去已 被損壞的邊緣480,可以用離子束進行一次溫和的刻蝕處理，將其全部除去。當然也可以全 部用離子束刻蝕整個多層膜，然后用PECVD