高信噪比霍爾傳感器及其制備方法
【技術領域】
[0001]本發明涉及霍爾傳感器領域，特別是基于量子阱結構的GaAs/AlGaAs半導體化合物霍爾傳感器及其制備方法。
【背景技術】
[0002]在磁場的測量與探測領域中，提高線型霍爾元件的靈敏度和信噪比，一直是重要的問題。對于一般的二維電子氣霍爾元件，雖然其靈敏度可以通過選用更高迀移率的材料來達到需求，但高迀移率材料往往會有較高的溫度系數和較差的線性度，同時其背景噪聲也會相應提高使得其抵消了一部分迀移率升高帶來的正面作用，這些都會對線型霍爾元件的性能提高產生一定的制約。另外，例如常用的InGaAs/AlGaAs替代GaAs/AlGaAs的提高材料迀移率的解決方案，其贗配結構會限制InGaAs層的厚度和生長條件，導致在金屬化合物氣相外延(M0CVD)生長時相對于GaAs/AlGaAs結構其生長難度更高，設計空間更小。
[0003]同時在GaAs/AlGaAs的δ摻雜結構中，其摻雜濃度的改變會對霍爾元件性能影響呈現出兩面性。摻雜濃度的提高一方面能夠提高溝道二維電子氣的濃度，但另一方面遠程雜質散射得到增強，導致電子迀移率會相應降低。
[0004]此外，結合GaAs/AlGaAs結構金屬化合物氣相外延(M0CVD)1015-1016cm—3的雜質背景摻雜水平這一條件，各外延層的平行電導作用對霍爾元件的性能來說也同樣不可忽略。
[0005]因此，針對各方面因素對霍爾元件性能的影響，我們可以考慮通過改變霍爾元件的GaAs/AlGaAs的一般結構和制備工藝的方式來達到提高靈敏度和信噪比的目的，且此方法的適用性并不僅限于GaAs/AlGaAs結構的二維電子氣霍爾元件。

【發明內容】

[0006]針對現有技術的不足，本發明的主要目的在于提供一種多層δ摻雜的GaAs/AlGaAs的霍爾元件，同時兼顧減弱平行電導帶來的負面影響，實現更高的靈敏度和信噪比，以達到弱磁測量的使用的要求。
[0007]為達到上述目的，本發明提出了一種霍爾元件，包括GaAs/AlGaAs二維異質結量子阱結構和電極，其中GaAs/AlGaAs 二維異質結量子阱結構包括:半絕緣砷化鎵襯底，在襯底表面生長60nm_150nm的GaAs緩沖層；緩沖層往上依次的外延結構為50_60nm的Al0.3Ga0.7As勢皇層，5丨5摻雜層，6]11]1的41().363().748隔離層，5丨5摻雜層，6]11]1的41().363().748隔離層，20-60nm的GaAs溝道，6nm的Al0.3Ga0.7As隔離層3，Si5摻雜層，6nm的A1 0.36&0.7厶8隔離層4，3丨5摻雜層，25nm 的 Al0.3Ga0.7As 勢皇層，10_30nm 的 GaAs 帽層。
[0008]該霍爾元件的制備方法包括如下步驟:
[0009]1)制備GaAs/AlGaAs 二維異質結量子阱結構，利用金屬化合物氣相沉積(M0CVD)至下而上生長:
[0010](1)半絕緣砷化鎵襯底，在襯底表面生長60nm-150nm的GaAs緩沖層；
[0011 ] (2)緩沖層往上依次生長的外延結構為50_60nm的Al0.3Ga0.7As勢皇層，Si5摻雜層，6nm的Al0.3Ga0.7As隔離層I，Si5慘雜層，6nm的Al0.3Ga0.7As隔離層，20_60nm GaAs溝道，6nm的Al0.3Ga0.7As 隔離層，Si5 摻雜層，6nm 的 Al0.3Ga0.7As 隔離層，Si5 摻雜層，25nm 的 Al0.3Ga0.7As 勢皇層，10_30nm的GaAs帽層。
[0012](3)在MOCVD外延完成后，在材料表面清潔時沉積S12或Si3N4進行鈍化，并保證在后續工序中，即采用半導體工藝制造元件時和完成后，元件表面始終覆蓋S12或Si3N4,不與雜質或空氣接觸。
[0013]其中，在MOCVD生長過程中，所有外延層除了δ摻雜層外，均以本征方式生長，不通入摻雜源氣體；
[OOM]其中，Si5摻雜層其濃度峰值不少于1012cm—2，半高寬小于6nm，各自的摻雜濃度可以一致也可以不同。
[0015]2)GaAs/AlGaAs 二維異質結量子阱結構制備完成后，利用刻蝕技術，刻蝕出霍爾器件圖形的本底，并腐蝕鈍化層開出用于沉積電極的窗口；用剝離工藝，在沉積AuGeNi/Au后制作出電極圖形，并合金退火形成歐姆接觸;最后進行減薄，劃片，清潔，封裝，制成元件。
[0016]本發明的有益效果
[0017]1、能夠增加電子迀移率。若采用更厚的Si體摻雜模式，則摻雜層中轉移到溝道的自由電子不充分，自由電子留存在摻雜層中參與電導，會降低元件的性能;此外溝道中更高的電子濃度能夠起到對遠程雜質散射更好的屏蔽作用，進一步提高電子迀移率，提高元件f生會K;
[0018]2、AlGaAs勢皇層2比AlGaAs勢皇層I薄，這是在保證形成勢皇的前提下，減少后續歐姆接觸工藝的難度，而勢皇層I較厚則能降低SiS摻雜層中自由電子轉移到緩沖層的幾率；
[0019]3、在外延片未污染前就進行鈍化，并在后續工藝中始終保持霍爾元件表面與外界隔離的狀態，這最大程度上降低了霍爾元件表面因污染和粗糙度變化對靈敏度和信噪比帶來的不利影響。
【附圖說明】
[0020]為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明進一步詳細說明如后，其中:
[0021 ]圖1為本發明提供的霍爾元件的剖面圖；
[0022]圖2是圖1中霍爾元件的GaAs/AlGaAs二維異質結量子阱結構剖面圖；
[0023]圖3是圖1中霍爾元件在制備工藝中進行本底刻蝕和對電極區域開窗口后的剖面圖。
【具體實施方式】
[0024]實施例:首先利用金屬化合物氣相沉積(MOCVD)至下而上生長如圖2所示的GaAs/AlGaAs二維異質結量子講結構，即10nm的GaAs緩沖層，60nm Al0.3Ga0.7As勢皇層I，SiS摻雜層，6nm Al0.3Ga0.7As隔離層I，Si5慘雜層，6nm Al0.3Ga0.7As隔離層2，30nm GaAs溝道，6nm八10.36&().748隔離層3，3丨5摻雜層4，611111 Al0.3Ga0.7As 隔離層 2，Si5 摻雜層，25nmAl0.3Ga0.7As 勢皇層，1nm GaAs帽層;在MOCVD生長過程中，所有外延層除了 δ摻雜層外，均以本征方式生長，不通入摻雜源氣體;Si5摻雜層其濃度峰值不少于1012cm—2，半高寬小于6nm。
[0025]并在完成GaAs帽層的生長之后利用CVD技術沉積300nm Si02或Si3N4鈍化層進行鈍化。然后利用刻蝕技術，刻蝕出霍爾器件圖形的本底，并腐蝕鈍化層開出用于沉積電極的窗口，如圖3所示；
[0026]然后采用剝離工藝，在沉積AuGeNi/Au后制作出電極圖形，并合金退火形成歐姆接觸，如圖1所示。最后進行減薄，劃片，清潔，封裝，制成元件。
[0027]以上實施例僅用以說明本發明的技術方案，而非對其限制。盡管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換;而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的精神和范圍。
【主權項】
1.一種基于砷化鎵二維異質結結構的線性霍爾傳感器，包括GaAs/AlGaAs 二維異質結量子阱結構和電極，其中GaAs/AlGaAs 二維異質結量子阱結構包括: 半絕緣砷化鎵襯底，在襯底表面60nm-150nm的GaAs緩沖層；緩沖層往上依次的外延結構為50_60nm的Al0.3Ga0.7As勢皇層;Si δ摻雜層;6nm的Al0.3Ga0.7As隔離層;Si δ摻雜層;6nm的Al0.3Ga0.7As隔離層;20_60nm的GaAs溝道；6nm的Al0.3Ga0.7As隔離層;Si δ慘雜層;6nm的Al0.3Ga0.7As隔離層;Si5摻雜層;25nm的Al0.3Ga0.7As勢皇層；10_30nm的GaAs帽層;在材料表面生長300nmSi02或Si3N4鈍化層。2.如權利要求1所述的基于砷化鎵二維異質結結構的線性霍爾傳感器，其特征在于，SiS摻雜層其濃度峰值不少于1012cm—2，半高寬小于6nm，各個SiS摻雜層的摻雜濃度可以一致也可以不同。3.根據權利要求1-2任一項所述的基于砷化鎵二維異質結結構的線性霍爾傳感器的制備方法，包括如下步驟: 1)制備GaAs/AlGaAs二維異質結量子阱結構，采用金屬化合物氣相沉積至下而上生長:半絕緣砷化鎵襯底，在襯底表面60nm-150nm的GaAs緩沖層;緩沖層往上依次的外延結構為50_60nm的Al0.3Ga0.7As勢皇層；Si5摻雜層；6nm的Al0.3Ga0.7As隔離層；Si3摻雜層；6nm的Al0.3Ga0.7As隔離層2 ； 20_60nm的GaAs溝道；6nm的Al0.3Ga0.7As隔離層；Si5摻雜層；6nm的Al0.3Ga0.7As隔離層;Si5摻雜層;25nm的Al0.3Ga0.7As勢皇層；10_30nm的GaAs帽層;在材料表面生長300nmSi02或Si3N4鈍化層； 在MOCVD生長過程中，所有外延層除了δ摻雜層外，均以本征方式生長，不通入摻雜源氣體;在材料表面清潔時CVD技術沉積S12或Si3N4進行鈍化時，使有源區表面在后續工藝中與外界始終隔離； 2)然后利用刻蝕技術，刻蝕出霍爾器件圖形的本底，并腐蝕鈍化層開出用于沉積電極的窗口；用剝離工藝，在沉積AuGeNi/Au后制作出電極圖形，合金退火形成歐姆接觸;最后進行減薄，劃片，清潔，封裝，制成元件。
【專利摘要】本發明公開了一種基于砷化鎵二維異質結結構的線型霍爾傳感器及其制備方法，其元件設計以Siδ摻雜的GaAs/AlGaAs量子阱為基本結構，并通過鈍化，光刻，腐蝕，蒸金，退火等半導體工藝進行制備。本發明針對一般金屬化合物氣相外延(MOCVD)的生長條件，通過對溝道兩側進行雙δ摻雜，在犧牲較少電子遷移率的前提下，提高溝道的有效電子濃度，同時在結構和工藝上降低表面和其他外延層的電導作用，提高霍爾元件的信噪比和靈敏度，從而使之適用于常溫下最低至10-7T量級的弱磁測量領域。
【IPC分類】H01L43/14, H01L43/06, H01L43/10, G01R33/00, G01R33/07
【公開號】CN105449098
【申請號】CN201610018561
【發明人】陳笛, 趙柏秦
【申請人】中國科學院半導體研究所
【公開日】2016年3月30日
【申請日】2016年1月12日