離子阱裝置和制造該離子阱裝置的方法
【技術領域】
[0001]本公開在一個或更多個實施方式中涉及離子阱裝置和制造該離子阱裝置的方法。
【背景技術】
[0002]本部分中的說明僅提供關于本公開的背景信息，并不一定構成現有技術。
[0003]市場中的商業化的量子秘鑰分配(QKD)系統存在缺陷，最顯著的缺陷是在穿過光纖時由于單光子的衰減造成的單光子的最大單程行進距離的限制。為了克服該缺陷，需要使用量子中繼器來放大信號。離子阱是用于實現對于量子中繼器而言是必需的量子存儲器的最期望方法。
[0004]圖1是例不二維講的原理的圖。
[0005]根據電極的設置，多種形狀的離子阱是可用的，包括能夠用由四個電極el、e2、e3和e4生成的場的形狀實現的基本形式，如圖1所示。當電極el和e4接地并且高電壓RF信號被施加到電極e2和e3時，如圖1 (a)所不，形成如圖1 (b)所不的電場(E)，并且電場(E)的方向響應于所施加的信號的射頻(RF)而不斷地改變。在這種情況下，當帶電粒子的電荷量、帶電粒子的質量、電場的強度和射頻滿足特定數學條件時，帶電粒子平均而言朝向圖1 (b)中的電極el、e2、e3和e4的中心被驅使。由這種平均力生成的電勢被稱為有質動力勢(ponderomotive potential) 〇
[0006]圖1(c)是示出在電極el、e2、e3和e4之間形成的有質動力勢的形狀的圖。這里，有質動力勢與在電極el、e2、e3和e4中捕獲的電荷的符號無關。盡管電勢傾向于偏離z軸，但是電勢繼續集中吸引電荷，然而電勢并不有助于確定沿z軸可以捕獲帶電粒子的位置。因此，為了在圖1(a)所示位置捕獲帶電粒子，施加電壓以滿足VI > V2的條件而不是將電極el和e4接地。
[0007]圖2(a)是例示二維阱的原理的圖，并且圖2(b)是例示生成的電場的方向以及由此引起的有質動力勢的圖。
[0008]很難實現具有如圖1所示的三維結構的這種離子阱裝置的高精度制造，并且也很難實現多個阱的集成。因此，為了應用量子信息，應當通過微機電系統(MEMS)處理修改離子阱的設計以便能夠在二維晶圓表面上制造離子阱裝置。圖2(a)例示了執行將二維電極保形映射(conformal mapping)到一維域的方法。如圖2(a)所示，通過將RF電壓施加于導電圈的外周的厚的涂覆部分并且將其其余部分接地，在圈內形成與圖1(b)中例示的電場類似的電場。如圖2(a)所示，以上限定的RF電極的切線延伸以形成與下劃線相交的部分。然后，將RF電壓施加于相交的部分并且其余部分接地，由此在圈的中心所在的位置處建立類似于形成在圈內的電場的電場。圖2(b)例示了當電極被一維布置時生成的電場的方向以及由此產生的有質動力勢。這可以通過將RF電壓施加于兩個厚的涂覆條型電極并且將電極與RF電極外側的相反部分之間的中心部分接地來實現。
[0009]通過利用上述原理生成的電極結構，可以在圖2(b)中的三角形標記處捕獲帶電粒子。
[0010]制造離子阱裝置的典型的另選使用基于MEMS的平面離子阱。
[0011]基于MEMS的平面離子阱芯片通過在將幾百伏的范圍內的高電勢應用于RF電極的同時使用在超高真空(UHV)下由高電壓RF和DC電壓形成的電場來捕獲離子。如果所施加的電壓不是高電平，則可以施加電壓而不存在問題。然而，在UHV下在RF電極和外周電極之間很有可能發生擊穿。例如，當在RF電極和DC電極之間發生擊穿時，RF電極和DC電極被損壞，導致離子阱芯片無法使用。用于解決擊穿問題的簡單的解決方案可以是增加RF電極和DC電極之間的間隔，然而這會導致離子阱芯片性能退化。因此，需要提供一種使這種擊穿不影響離子阱芯片的性能的方案，并且需要使得在增加電極的數量以在離子阱芯片的有限維度內精確地且不同地控制離子時，或者在針對離子阱芯片的小型化而使電極之間的間隔最小化時可能發生的擊穿最小化。

【發明內容】

[0012]技術問題
[0013]因此，本公開已經致力于有效地解決上述問題，并且本公開的主要目的在于通過設計用于改進電極的電特性的電極形狀來改進捕獲帶電粒子(諸如離子)的能力和安全性。
[0014]技術方案
[0015]根據本公開的一些實施方式，一種離子阱裝置包括:至少一個中心DC電極，所述中心DC電極包括設置在半導體基板上的DC連接器焊盤和連接至所述DC連接器焊盤的DC軌(rail) ;RF電極，所述RF電極包括靠近所述DC軌設置的至少一個RF軌和連接至所述至少一個RF軌的RF焊盤；以及至少一個側電極，所述至少一個側電極包括關于所述RF電極與所述中心DC電極相對設置的至少一個側電極焊盤，其中，所述電極當中的至少一對電極具有彼此面對的圓角。所述中心DC電極可以包括具有第一 DC軌的第一中心DC電極和具有第二DC軌的第二中心DC電極，其中，所述第一 DC軌和所述第二DC軌彼此分隔開以在它們之間形成阱區域，并且其中，所述半導體基板在與所述阱區域對應的區域處被穿孔。
[0016]所述RF電極可以具有在面對所述阱區域的內表面處圓角。
[0017]所述至少一個側電極可以包括沿所述RF電極的長度方向以預定間隔設置的多個偵U電極。
[0018]所述離子阱裝置還可以包括設置在所述至少一個中心DC電極、所述RF電極和所述至少一個側電極與所述半導體基板之間的絕緣體，其中，所述至少一個中心DC電極、所述RF電極和所述至少一個側電極中的每一個的寬度比設置在它們下面的所述絕緣體的寬度大。
[0019]根據本公開的另一個實施方式，一種制造離子阱裝置的方法包括以下步驟:制備半導體基板；在所述半導體基板上沉積絕緣體；以及在所述半導體基板上沉積導電膜以形成包括RF電極、中心DC電極和側電極的電極圖案。這里，所述電極的形成涉及使用具有與所述RF電極、所述中心DC電極和所述側電極對應的形狀的掩膜，并且所述掩膜具有圓角，使得所述RF電極、所述中心DC電極和所述側電極中的每一個具有與所述掩膜的圓角對應的圓角。
[0020]有益效果
[0021]根據如上所述的本公開的一些實施方式，本公開的有益效果在于:通過設計用于改進電極的電特性的電極形狀來改進捕獲帶電粒子(諸如離子)的能力和安全性。
【附圖說明】
[0022]圖1是例示三維阱的原理的圖。
[0023]圖2(a)是例示二維阱的原理的圖，并且圖2(b)是例示生成的電場的方向以及由此引起的有質動力勢的圖。
[0024]圖3是示出根據本公開的至少一個實施方式的離子阱裝置10的圖。
[0025]圖4是圖3的由“A”標出的虛線區域的放大圖。
[0026]圖5是圖3的由“B”標出的虛線區域的放大圖。
[0027]圖6是圖3的由“C”標出的虛線區域的放大圖。
[0028]圖7是當沿X方向觀看時圖3的沿Y-Y’線截取的截面圖。
[0029]圖8是例示用于制造根據本公開的至少一個實施方式的離子阱芯片的方法的流程圖。
[0030]圖9是示出在執行沉積第一絕緣體的操作S810之后離子阱芯片的截面圖。
[0031]圖10是示出在用于第一導電膜的沉積并且圖案化的操作S820之后芯片。
[0032]圖11是示出在用于第二絕緣體的沉積并且圖案化的操作S830之后離子阱芯片的截面圖。
[0033]圖12是示出在用于電極圖案化的操作S840之后離子阱芯片的截面圖。
[0034]圖13是示出在用于第二絕緣體的蝕刻以及后表面的Si蝕刻的操作S850之后離子阱芯片的截面圖。
[0035]圖14是示出在用于頂表面的濕蝕刻以及頂表面的Si蝕刻的操