射頻ldmos器件及工藝方法
【技術領域】
[0001]本發明涉及半導體領域，特別是指一種射頻LDMOS器件，本發明還涉及所述射頻LDMOS器件的工藝方法。
【背景技術】
[0002]在3G通訊領域越來越多的要求更大功率的RF器件的開發。射頻LDMOS (LDMOS:Laterally Diffused Metal Oxide Semiconductor),由于其具有線性度好、增益高、耐壓高、輸出功率大、熱穩定性好、效率高、寬帶匹配性能好、易于和MOS工藝集成等優點，并且其價格遠低于砷化鎵器件，是一種非常具有競爭力的功率器件，被廣泛用于以及無線廣播與核磁共振、GSM、PCS、W-CDMA基站的功率放大器、手提式無線基站功率放大中，其應用頻率為900MHz?3.8GHzο如今，射頻LDMOS比雙極型晶體管以及GaAs器件更受歡迎。
[0003]目前常規的射頻LDMOS的結構如圖1所示，圖中I是P型襯底，10是P型外延，11是體區，12是輕摻雜漂移區，15是多晶硅柵極，多晶硅柵極15之上還具有法拉第屏蔽層17。這種結構在漏端21有輕摻雜的漂移區12 (LDD)，從而使其具有較大的擊穿電壓(BV)，同時由于其漂移區濃度較淡，使其具有較大的導通電阻(Rdson)。法拉第屏蔽層17的作用是降低反饋的柵漏電容(Cgd)，同時由于其在應用中處于零電位，可以起到場版的作用，降低表面電場，從而增大器件的擊穿電壓，并且能夠起到抑制熱載流子注入的作用。一般情況下，為了得到較高的載流子遷移率，圖中的P型外延層10采用較淡的濃度，并且只有一層的結構。

【發明內容】

[0004]本發明所要解決的技術問題是提供一種射頻LDMOS器件，其具有兩層濃度不同的P型外延層。
[0005]本發明所要解決的另一技術問題是提供所述射頻LDMOS器件的工藝方法。
[0006]為解決上述問題，本發明所述的射頻LDMOS器件，在P型襯底上具有P型外延，所述P型外延中具有P型體區，一重摻雜P型區和射頻LDMOS器件的源區位于所述P型體區中；所述P型外延中還具有輕摻雜漂移區，輕摻雜漂移區中具有所述LDMOS器件的漏區；所述P型體區與輕摻雜漂移區之間的硅表面具有柵氧及覆蓋在柵氧之上的多晶硅柵極；多晶硅柵極及靠近多晶硅柵極的輕摻雜漂移區之上覆蓋氧化層，氧化層上具有法拉第屏蔽層；在P型體區遠離輕摻雜漂移區的一側具有穿通外延層且其底部位于P型襯底的鎢塞，鎢塞上端連接所述重摻雜P型區；
[0007]所述的P型外延分為濃度不同的第一 P型外延層和第二 P型外延層，第一 P型外延層濃度高于第二 P型外延層，且位于第二 P型外延層之下。
[0008]進一步地，所述第一 P型外延層的體濃度為2xl015?5xl016cnT3,厚度為I?10 μ m ;第二 P型外延層的體濃度為IxlO14?2xl015cnT3,厚度為0.1?5 μ m。
[0009]本發明所述的射頻LDMOS器件的工藝方法，包含如下工藝步驟:
[0010]第I步，在P型重摻雜的襯底上生長第一 P型外延層，在第一 P型外延層上再生長第二P型外延層；
[0011]第2步，利用光刻膠定義出輕摻雜漂移區，進行輕摻雜漂移區的離子注入；
[0012]第3步，利用光刻膠定義出P型體區，進行離子注入并高溫推進；
[0013]第4步，淀積柵氧及多晶硅并刻蝕，形成多晶硅柵極；
[0014]第5步，光刻膠定義出源區及漏區，進行源區及漏區的離子注入；再定義出重摻雜P型區，在P型體區中進行離子注入形成重摻雜P型區；
[0015]第6步，淀積氧化硅層及金屬層，并刻蝕形成法拉第屏蔽層；
[0016]第7步，制作鎢塞。
[0017]進一步地，所述第I步中，所述第一 P型外延層的體濃度為2xl015?5xl016cnT3,厚度為I?10 μ m ;第二 P型外延層的體濃度為IxlO14?2xl015cnT3,厚度為0.1?5 μ m。
[0018]進一步地，所述第2步中，N型輕摻雜漂移區的注入雜質為磷或砷，注入能量50?500KeV，注入劑量為 IxlO12 ?5xl013cnT2。
[0019]進一步地，所述第3步中，P型體區的摻雜雜質為硼，注入能量為30?300KeV，注入劑量為 IxlO12 ?2xl014cnT2。
[0020]進一步地，所述第5步中，源區及漏區均為重摻雜N型區，注入雜質為磷或砷，注入能量彡200KeV，注入劑量為IxlO13?lxl016cm_2 ;P型體區中的重摻雜P型區注入雜質為硼或二氟化硼，注入能量彡10KeV,注入劑量為IxlO13?lxl016cnT2。
[0021]本發明所述的射頻LDMOS器件及工藝方法，在P型埋層之上形成兩層濃度不同的P型外延，上層濃度較淡的第二 P型外延層濃度使得器件具有較高的載流子遷移率，下面濃度稍高的第一 P型外延層可以起到降低器件表面電場的作用，同時降低器件的體電阻，從而抑制寄生NPN晶體管的導通，提高器件的駐波比。本發明采用外延生長技術，其厚度、導電類型、摻雜濃度等均易于控制。
【附圖說明】
[0022]圖1是傳統射頻LDMOS器件的結構示意圖。
[0023]圖2?8是本發明工藝步驟示意圖。
[0024]圖9是本發明工藝步驟流程圖。
[0025]圖10?11是本發明與傳統LDMOS的仿真對比圖。
[0026]附圖標記說明
[0027]I是P型襯底，10是P型外延層，101是第一 P型外延層，102是第二 P型外延層，11是P型體區，12是均勻輕摻雜漂移區，13是鎢塞，14是柵氧，15是多晶硅柵極，16是氧化層，17是法拉第屏蔽層，21是漏區，22是重摻雜P型區，23是源區，105是光刻膠。
【具體實施方式】
[0028]本發明所述的射頻LDMOS器件，如圖8所示，在P型襯底I上具有P型外延，所述的P型外延分為濃度不同的第一 P型外延層101和第二 P型外延層102，第一 P型外延層101濃度高于第二 P型外延層102，且位于第二 P型外延層102之下。第一 P型外延層101的體濃度為2xl015?5xl016cm_3，厚度為I?10 μ m ;第二 P型外延層102的體濃度為IxlO14?2xl015CnT3，厚度為0.1?5 μ m。從P型襯底I往上，其濃度逐漸降低。重摻雜的P型襯底I是射頻LDMOS器件特有的器件結構決定，為了降低器件的寄生的各種電容和電感等源端不設電極引出，而是通過金屬以及電下沉鎢塞13與P型重摻雜的襯底I連接，與襯底一起引出，增大器件的增益。
[0029]所述P型外延中具有P型體區11，一重摻雜P型區22和射頻LDMOS器件的源區23位于所述P型體區11中；所述P型外延中還具有輕摻雜漂移區12，輕摻雜漂移區12中具有所述LDMOS器件的漏區21 ;所述P型體區11與輕摻雜漂移區12之間的硅表面具有柵氧14及覆蓋在柵氧之上的多晶硅柵極15 ;多晶硅柵極15及