專利名稱：一種半導體器件及其生產方法
技術領域：
本發明涉及一種快速電可擦可編程只讀存儲(EEPROM)單元結構以及其生產方法，特別是涉及一種用于存儲單元結構的無“鳥喙”隔離技術。
在不易失的半導體存儲器件〔如可擦可編程只讀存儲器(EEROM)、電可擦可編程只讀存儲器(EEPROM)以及快速電可擦可編程只讀存儲器(flash EEPROM)〕的發展中，當前的目標是在一塊實用尺寸的單晶硅集成電路芯片上集成一個由大量獨立存儲單元組成的陣列。這就需要一種無缺陷隔離技術使相鄰的存儲元件(存儲單元)及周邊控制電路元件之間物理隔離和電隔離。目前可以用電絕緣層來實現這一目的。
有源元件(存儲元件和周邊電路元件)所在的硅襯底區域稱為“有源元件區”，而由電絕緣層所在的硅襯底區域稱為“相鄰元件隔離區”。生長于該隔離區中的電絕緣層稱為“相鄰元件隔離絕緣層”。目前，一般用LOCOS(硅的局部氧化)技術在半導體(硅)襯底的每個隔離區上生長出電絕緣層。具體來說，在襯底上生產厚度約為50nm的氧化硅層與厚度為100nm-400nm的氮化硅層以形成夾層結構。用光刻和干法蝕刻技術把延伸到隔離區上方的部分氮化硅除去，在除去部分氮化硅層之后，用熱氧化法生長的一層氧化層作為隔離絕緣層。
用LOCOS技術會出現限制單元陣列結構按比例縮小的“鳥喙”問題。
在美國專利US-A5,595,924(由Yuan等人于1997年1月21日公布)中介紹了一種能使每個單獨單元尺寸縮小并形成單元陣列結構的技術，從而增加了在單位面積的硅襯底上的單元數目。該技術采用三個步驟。第一步，用CVD(化學氣相淀積)工藝在硅氧化膜上淀積一層氧化硅層。第二步，用光刻或干法蝕刻技術把延伸到有源區上的部分氧化硅層除去。第三步，在每個在氧化硅的蝕刻過程中被蝕開的開孔側壁上形成氧化硅襯墊。
圖5A-5E用于說明上述專利所公開的技術的工藝過程。在圖5A中，用CVD工藝在硅襯底500上沉積上氧化硅層501。在圖5B中，用光刻技術在每個隔離區上形成光刻膠502。在圖5C中，用于法蝕刻技術，以光刻膠502為掩膜，把有源元件區域上方的氧化層蝕去。接著，把光刻膠502除去。根據圖5C所示，蝕刻后的氧化層501的邊緣的側面輪廓基本上與襯底垂直。在圖5D中，用低壓CVD工藝在被蝕刻的氧化層501的整個表面和硅襯底的暴露區域上淀積上氧化層503。在圖5E中，用各向異性蝕刻技術蝕去部分氧化層503，只留下形成于已蝕刻氧化層501的每個開孔側壁的部分氧化層503作為襯墊504。
圖5D-5E中所示的工藝步驟可以合并為一個用各向異性蝕刻法蝕刻氧化層501的步驟，這樣，如圖6C所示被蝕后的氧化層501邊緣的側面輪廓601略有傾斜。圖6A和6B分別對應于圖5A和5B。
美國專利US-A5,343,063(由Yuan等人于1994年8月30日公開)中公開了一種PROM、EPROM或EEPROM單元的存儲陣列(該專利似乎與于1992年11月27日公開的日本專利JP-A4-340767相對應)。其中每個單元形成于淀積在硅襯底上的厚氧化層的溝道中，使每個單元的相互電容耦合的浮置柵極與控制柵極主要相對區域垂直于襯底。由于減少每個單元在襯底上所占的面積，而不必降低電容耦合的數量或質量，從而可以提高陣列的密度。
圖7為根據本發明的快速EEPROM的平面圖，圖8為圖7中沿8-8線的剖面圖。
每個存儲單元中以內嵌的擴散層(BN+)作為位線，并采用浮置柵極、控制柵極和擦除柵極組成層狀結構。在圖7和8中，附圖標記700表示P型硅襯底、附圖標記701表示形成于隔離區的氧化硅層。附圖標記702表示有源區域。附圖標記703表示輔助位線。附圖標記704表示浮置柵極。附圖標記705表示作為字線的控制柵極。附圖標記706表示擦除柵極。附圖標記707表示形成于硅襯底500上的第一柵絕緣層。附圖標記708表示位于相鄰的浮置柵極704與控制柵極705之間的第二柵絕緣層。附圖標記709表示位于浮置柵極704和擦除柵極706之間的第三柵絕緣層。附圖標記710表示電隔離控制柵極705和擦除柵極706的絕緣層。附圖標記711表示在外圍電路區域的晶體管的柵極。附圖標記712表示層間絕緣層。附圖標記713表示存儲單元的主位線。附圖標記714表示接頭。
在生產圖7和8中所示的快速EEPROM器件的過程，在形成柵極之后需要進行一系列的氧化過程。例如，在形成浮置柵極之后，通過熱氧化過程淀積上第二柵絕緣層705和第三柵絕緣層709。在對外圍晶體管的源漏區進行各種離子注入前，通過熱氧化過程在襯底的整個表面上淀積氧化層以防止襯底污染。在氧化過程中，在高溫爐中產生的氧自由基易于通過氧化硅隔離區逸出，并到達每個存儲單元的浮置柵極、每個存儲單元的傳輸柵極以及每個外圍晶體管的柵極，從而使硅襯底和柵極材料發生氧化。這種氧化物侵入每個存儲單元的浮置柵極底部、每個存儲單元的傳輸柵極底部以及每個晶體管的柵極底部的現象稱為“柵極鳥喙”，因為從側截面看這種氧化物的入侵所形成的形狀類似于鳥喙。
這些”鳥喙”使得每個存儲單元和每個外圍晶體管的電流明顯減小。由于這種通過CVD工藝淀積的氧化層形成隔離絕緣層的抗氧化性能較差，因此氧自由基能夠侵入到柵極、柵絕緣層和硅襯底之間的分界面。從而增加了柵絕緣層的厚度。
“鳥喙”所造成的另一個問題限制了每個存儲單元按比例縮小。這是因為“鳥喙”使有效溝道寬度變窄。由于“鳥喙”的數目或尺寸取決于生產該器件的工藝過程，隨著每個存儲單元尺寸的減小，“鳥喙”對有效溝道寬度的影響也隨之增大。
本發明的目的是提供一種能夠消涂或減小“鳥喙”，使得能夠按比例地縮小每個存儲單元和外圍晶體管的尺寸的半導體以及生產這種器件的方法。
根據本發明的第一種情況，在此提供一種由電絕緣層把相鄰元件隔開的半導體器件，其中所述絕緣層的一部分具有抗氧化性能。
根據本發明的第二種情況，在此提供一種生產半導體器件的工藝過程，其中包括幾個步驟在半導體襯底上形成一個由第一氧化層、第一氮化層和第二氮化層組成的夾層結構；用光刻技術在每個相鄰元件的隔離區上形成一層光刻膠；用所述光刻膠作為掩膜通過干法蝕刻工藝把延伸到有源區域上方的部分層狀結構除去。
根據本發明的第三種情況，在此提供一種生產半導體器件的工藝過程，其中包括幾個步驟在半導體襯底上形成氧化層；用光刻技術在每個相鄰元件的隔離區上形成一層光刻膠；用所述光刻膠作為掩膜，通過干法蝕刻工藝把延伸到有源區域上方的部分氧化層除去形成特定的開孔；通過CVD工藝，在被蝕刻后的氧化層和暴露的半導體襯底上淀積一層氮化層；用各向異性蝕刻工藝，腐蝕所述氮化層，只留下形成于所述蝕刻后的氧化層的開孔的側壁上的部分氮化層。


圖1A-1C說明用于生產根據本發明第一實施例的快速EEPROM的部分連續的工藝步驟。
圖2A為根據第一實施例的快速EEPROM陣列的截面圖。
圖2B為根據現有技術的類似圖2A所示的快速EEPROM的截面圖。
圖3A-3E說明用于生產本發明第二實施例的快速EEPROM的部分連續的工藝步驟。
圖4為根據第二實施例的EEPROM的單元電流-溝道寬度特性曲線A與圖2B所示的傳統EEPROM的單元電流-溝道寬度特性曲線B的比較圖。
圖5A-5E為說明用于生產根據現有技術的快速EEPROM的部分連續的工藝步驟。
圖6A-6C為說明用于生產根據現有技術的快速EEPROM的部分連續的工藝步驟。
圖7為根據現有技術的快速EEPROM的平面圖。
圖8為圖7中沿8-8線的截面圖。
第一實施例下面參照圖1A、1B和1C說明生產根據本發明的第一最佳實施例的半導體存儲器的方法。
根據圖1A所示，在硅襯底100上面，用熱氧化或CVD工藝生長一層二氧化硅層101。然后，用CVD工藝依次在二氧化硅層101上淀積氮化硅層102和二氧化硅層103，形成氧化物/氮化物/氧化物夾層結構的介電層。
根據圖1B所示，用光刻技術把掩膜圖案轉換到氧化層103上的薄光刻膠上。這些圖案確定了隔離相鄰元件的區域。這樣光刻膠圖案104就覆蓋在隔離區上方。
以光刻膠圖案104為掩膜，通過采用由四氟化碳(CF4)和三氟氫碳(CHF3)組成的混合氣體進行的等離子體輔助蝕刻工藝蝕刻氧化層103、氮化層102、氧化層101。圖1C表示除去光刻膠后的等離子蝕刻效果圖，如圖中所示，每個氧化層103/氮化層102/氧化層101的夾層結構的蝕刻區的邊緣截面輪廓基本垂直于襯底但略有傾斜。
圖2A和2B為掃描電子顯微照片的示意圖。圖2A表示用氧化層/氮化層/氧化層的夾層結構作為圖8和圖9中的快速EEPROM的隔離區的加工效果。圖2B表示用單層氧化層作為圖8和圖9中的快速EEPROM的隔離區的加工效果。通過比較圖2A和2B可見通過采用氧化層/氮化層/氧化層的夾層結構可以在很大程度上防止“鳥喙”(見圖2B)的出現。由于氮化層具有抗氧化性能，能夠防止氧自由基逸出并到達每個存儲單元的浮置柵極201和傳輸柵極(未示出)，在圖2A和2B中，附圖標記202表示控制柵極，附圖標記203表示擦除柵極。第二實施例下面參照圖3A、3B、3C、3D和3E說明根據本發明第二最佳實施例的半導體存儲器的生產方法。
根據圖3A所示，在硅襯底100的上方用CVD工藝淀積二氧化硅層301。
根據圖3B所示，用光刻技術把掩膜圖案轉換到氧化層301上的薄光膠上。這些圖案確定了隔離存儲單元中相鄰元件的區域。這樣光刻膠圖案104就覆蓋在隔離區上方。
以光刻膠圖案104為掩膜，通過采用由四氟化碳(CF4)和二氟二氫碳(CH2F2)組成的混合氣體進行等離子體輔助蝕刻工藝，除去氧化層301。
圖3C表示在除去光刻膠后等離子體蝕刻的效果，其中每個已蝕刻二氧化硅區302的邊緣截面輪廓基本垂直于襯底。
如圖3D所示，用CVD工藝在已蝕刻氧化區302上淀積氮化硅層303。該氮化硅層303的厚度比襯底100上的相鄰元件之間的最短距離的一半小。
下一步用各向異性蝕刻法腐蝕氮化層303，只保留形成于已蝕刻氧化區302的開孔側壁上作為襯墊304的部分氮化層303，如圖3E所示。
形成于已蝕刻氧化區302之間的開孔側壁上的襯墊304由具有抗氧化性能的氮化硅組成。在熱氧化環境中，氧自由基從已蝕刻二氧化硅區302中逸出。抗氧化的氮化硅襯墊304防止氧自由基到達相鄰的有源區，從而防止了在生產過程中”鳥喙”的侵入。
假設通過利用根據第二實施例的形成于已蝕刻氧化硅層的開孔側壁上的氮化硅生成一種如圖7和8所示的快速EEPROM稱為EEPROM(A)，通過利用根據現有技術的已蝕刻氧化硅層生產的另一種如圖7和8所示的快速EEPROM稱為EEPROM(B)。通過分別測量對于不同的溝道寬度通過EEPROM(A)和(B)的導通電流可以比較出這兩種EEPROM的性能。根據圖4所示，實線和虛線分別表示對EEPROM(A)和(B)測試的結果。曲線B表明隨著溝道寬度變窄“鳥喙”對導通電流的影響增大，使得導通電流加速下降。換句話說，當溝道寬度小0.8μm時導通電流與溝道寬度之間的線性關系變壞。曲線A表明由于消除了“鳥喙”現象，該線性得以保持。
在第一和第二實施例中分別采用了CF4與CHF3組成的混合氣體和CF4與CH2F2組成的混合氣體進行等離子輔助干法蝕刻。但任何能腐蝕氧化硅和氮化硅層的等離子氣體都可以使被蝕刻區域的邊緣基本垂直或略有傾斜。最常用的氣體是CF4、CHF3、CH2F2、C4F8、CO、SF6和Ar中至少兩種混合而成的氣體。在這此混合氣體中，通過適當地選擇工藝參數，如氣壓、流速、各氣體之間的比例，以及加在氣體上的工作電壓，可以獲得蝕刻工藝的高度各向異性，使得被蝕刻邊緣基本垂直或略有傾斜。
如上文所述，最好在每個單元及外圍電路中保持足夠高的導通電流。由于作為隔離區的一部分的抗氧化氮化硅可以防止在隔離區內的氧自由基逸出并達到柵極與硅襯底的界面，從而消除了“柵極鳥喙”現象。
由于消除了“鳥喙”現象，則即使在溝道寬度非常窄時，存儲單元內的異通電流與溝道寬度之間的線性關系也能得到保持，從而可以實際按比例地縮小單元陣列結構。
權利要求
1.一種由電絕緣層把相鄰元件隔離開的半導體器件，其特征在于，所述絕緣層具有抗氧化性能。
2.如權利要求1所述的半導體器件，其特征在于，所述絕緣層具有由第一氧化層、氮化層和第二氧化層組成的夾層結構。
3.如權利要求1所述的半導體器件，其特征在于，所述絕緣層中包括氧化層和氮化層襯墊，所述氧化層的部分被除去形成特定的開孔以暴露出半導體襯底的有源區，所述襯墊沿所述氧化層內的開孔的側壁延伸。
4.一種半導體器件的生產工藝，其特征在于，包括如下步驟在半導體襯底上形成由第一氧化層、氮化層和第二氧化層組成的夾層結構；用光刻技術在每個相鄰元件的隔離區上形成一層光刻膠；以所述光刻膠為掩膜，用干法蝕刻工藝把有源區上方的部分所述夾層結構除去。
5.一種半導體器件的生產工藝，其特征在于包括如下步驟在半導體襯底上形成一層氧化層；用光刻技術在每個相鄰元件的隔離區上形成一層光刻膠；以所述光刻膠掩膜，用干法蝕刻工藝把有源區上方的部分所述夾層結構除去；通過CVD工藝在所述已蝕刻氧化層和已暴露的半導體襯底上淀積上一層氮化層；通過各向異性蝕刻工藝腐蝕所述氮化層，只保留形成于所述已蝕刻氧化層的開孔側壁上的部分氮化層。
全文摘要
一種半導體器件(如快速EEPROM)具有淀種于半導體襯底上的氧化層/氮化層/氧化層的夾層結構。用光刻技術和等離子體輔助蝕刻工藝蝕去有源區域上方的部分夾層結構。由于已蝕刻夾層結構的氮化層具有抗氧化性能,則可以防止氧自由基到達襯底。從而防止“鳥喙”現象的出現。
文檔編號H01L21/762GK1211068SQ9811931
公開日1999年3月17日 申請日期1998年9月11日 優先權日1997年9月11日
發明者久宗義明 申請人:日本電氣株式會社