專利名稱：制造半導體器件的方法
技術領域：
本發明涉及一種半導體器件，特別涉及一種制造半導體器件的方法，可以在制造CMOS器件時減少PMOS區中的短溝現象，改善NMOS區的電流驅動特性。
下面是結合圖1對常規CMOS(互補MOS)器件的簡要說明。
首先，在半導體襯底11上有由場區12構成的器件隔離結構，用于區分其內的NMOS區和PMOS區，柵絕緣膜13形成在襯底11中的NMOS區和PMOS區上。柵14形成于柵絕緣膜13上。在NMOS區和PMOS區上皆形成有n-LDD(輕摻雜漏)區15和p-LDD區17。在柵14側面上形成有側壁19。在NMOS區和PMOS區中形成有n+S/D(源/漏)區16和p+S/D區18，從而完成常規CMOS器件。
然而，常規CMOS器件中，NMOS和PMOS的側壁長度是相同的，所以很難改善功能。
即，為了改善NMOS器件的電流驅動，側壁應足夠薄，且因為在p+擴散比n+擴散更有力的情況下，由于p+側壁擴散會去掉特薄的p-LDD區，代之以形成較深的結，因而器件的短溝道特性變得極大的退化。
而且，注入工藝不足以形成淺結，在形成光暈(halo)區時必須再進行離子注入。
因此，本發明的目的是提供一種半導體器件制造方法，在淺結中形成高濃度n+雜質區，改善電流驅動力，并遠離溝道形成PMOS區的高濃度p+雜質區，從而改善短溝道特性。
為了實現上述目的，根據本發明的半導體器件制造方法包括以下步驟在有第一區和第二區的半導體襯底上形成柵絕緣膜；在相應的第一區和第二區的柵絕緣膜上分別形成第一和第二柵極；在第一和第二柵極的各側面上形成含第一導電類型雜質的側壁；在襯底的第一區中、包括第一側壁的第一柵極側面之下形成第一導電類型的高濃度雜質區；在襯底的第二區中、包括第一側壁的第二柵極側面之下形成第二導電類型低濃度雜質區；在形成于第一和第二柵極側面上的第一側壁表面上形成各側壁；在襯底的第二區中、包括第一和第二側壁的第二柵極側面下形成第二導電類型高濃度雜質區；在第一和第二柵極上及包括第一區的第一導電類型的高濃度雜質區和第二區的第二類型的高濃雜質區上形成硅化物膜；在第一區中、第一側壁之下形成第一導電類型低濃度雜質區，該區與第一導電類型的高濃度雜質區部分重疊；在第二區中、第一側壁之下形成第一導電類型光暈區，該區與第二導電類型的低濃度雜質區部分重疊。
而且，根據本發明的制造半導體器件的方法包括以下步驟在有第一區和第二區的半導體襯底上形成柵絕緣膜；在相應的第一和第二區的柵絕緣膜上分別形成第一和第二柵極；在襯底的第一區中、第一柵極側面之下形成第一導電類型的低濃度雜質區；在第一和第二柵極的各側面上形成含第一導電類型雜質的側壁；在襯底的第一區中、包括第一側壁的第一柵極側面之下形成第一導電類型高濃度雜質區；在分別形成于第一和第二柵極側面上的第一側壁上形成第二側壁；在襯底的第二區中、包括第一和第二側壁的第二柵極側面之下形成第二導電類型的高濃度雜質區；在第一和第二柵極上、包括第一區的第一導電類型的高濃度雜質區和第二區的第二導電類型高濃度雜質區的襯底上形成硅化物膜；在第一區中、第一側壁之下形成第二導電類型低濃度光暈區，該區與第一類型低濃度雜質區部分重疊；在第二區中、第一側壁之下形成第二導電類型低濃度雜質區，該區與第二導電類型的高濃度雜質區部分重疊。
圖1是常規CMOS(互補MOS)器件的剖面圖；圖2A-2F是展示根據本發明第一實施例的半導體器件制造方法的剖面圖；圖3A-3F是展示根據本發明第二實施例的半導體器件制造方法的剖面圖；下面將結合


根據本發明優選實施例的半導體器件制造方法。
如圖2A所示，在半導體襯底21上由場區22形成器件隔離結構，從而隔開第一區與第二區。在襯底21的第一區和第二區上形成作柵絕緣膜23的氧化膜。在柵絕緣膜23上淀積多晶硅膜，并進行光刻工藝，從而在襯底21的第一區和第二區(NMOS區和PMOS區)上形成柵圖形24。在襯底21的第一和第二區上淀積PSG(磷硅玻璃)膜，膜厚大約在300-700埃范圍內，然后進行腐蝕，在柵24的側面上形成PSG材料的第一側壁25。
參見圖2B，在襯底21的第二區上形成第一光刻膠膜26，而第一區的上表面暴露。在襯底21的第一區中注入砷離子(10-50kev，1E15-5E15cm-2)，在包括第一側壁25的柵24側面之下的襯底21中形成第一導電類型的高濃度雜質區27。第一導電類型高濃度雜質區27表示的是n+S/D區27，其中第一區變成NMOS區。
如圖2C所示，除去第一光刻膠膜26，暴露出襯底21的第二區上表面，并在第一區上形成第二光刻膠膜28，以便在襯底21的第二區中注入離子硼(10-20kev，1E13-5E14cm-2)或BF2(20-40kev，1E13-5E14cm-2)，從而在包括第一側壁25的柵24側面之下襯底21中形成第二導電類型低濃度雜質區29。第二導電類型低濃度雜質區29表示的是p-LDD區，第二區為PMOS區。
參見圖2D，除去第二光刻膠膜28，在包括第一柵24和第一側壁25的第一和第二區(NMOS區和PMOS區)上淀積厚約500-1000埃的氮化膜，腐蝕工藝后，在第一側壁25上形成由氮化物材料構成的第二側壁30。
如圖2E所示，在用作NMOS區的第一區上形成第三區。在襯底的PMOS區注入離子B(10-20kev，1E15-5E15cm-2)或BF2(20-40kev，1E15-5E15cm-2)，從而在包括第一側壁25和第二側壁30的柵24側面之下襯底21中形成第二導電類型高濃度雜質區32。第二導電類型高濃度雜質區32表示的是p+S/D區32。
參見圖2F，在柵極膜24和n+S/D區27和p+S/D32上淀積如Ti和Co之類的金屬，在大約950℃-1050℃的溫度范圍內進行RTA(快速熱退火)，之后在其上形成硅化物33。此時，由于RTA工藝，P從PSG材料構成的第一側壁25擴散到襯底21中，于是在NMOS區的第一側壁25之下形成部分與n+S/D區27重疊的n-LDD區34，并在PMOS區的第一側壁25之下形成與p-LDD區部分重疊的n+光暈區35。
下面將結合圖3A-3F說明根據本發明第二實施例的半導體器件制造方法。
首先，如圖3A所示，在半導體襯底41上由場區42形成器件隔離結構，從而隔開第一區與第二區。在襯底41的第一區和第二區上形成作柵絕緣膜43的氧化膜。在柵絕緣膜43上淀積多晶硅膜，并進行光刻工藝，從而在襯底41的第一區和第二區(NMOS區和PMOS區)上形成柵圖形44。在襯底41的第二區上形成第一光刻膠膜45，暴露第一區上表面。在襯底41的第一區中注入離子As(10-40kev，5E13-5E14cm-2)或P(20-40kev，5E13-5E14cm-2)，在柵44側面之下的襯底41中形成低濃度雜質區46。第一導電類型低濃度雜質區46表示的是n-SDD區46。
參見圖3B，除去第一光刻膠膜45，并在包括柵44的襯底41之第一和第二區上淀積大約厚300-700埃的BSG(硼硅玻璃)膜，然后進行腐蝕，在柵44的側面上形成BSG材料的第一側壁47。
參見圖3C，在襯底41的第二區上形成第二光刻膠膜48，并暴露出第一區上表面。在襯底41的第一區中注入離子As(10-50kev，1E15-5E15cm-2)，從而在包括第一側壁47的柵44側面之下的襯底41中形成第一導電類型的高濃度雜質區49。第一導電類型高濃度雜質區49表示的是n+S/D區49，其中第一區變為NMOS區。
參見圖3D，除去第二光刻膠膜48，在包括第一柵44和第一側壁47的第一和第二區(NMOS區和PMOS區)上淀積厚約500-1000埃的氮化膜，腐蝕工藝后，在第一側壁47上形成由氮化物材料構成的第二側壁50。
如圖3E所示，在用作襯底41的NMOS區的第一區上形成第三光刻膠膜51，暴露出第二區上表面。在襯底41的第二區中注入離子B(10-20kev，1E15-3E15cm-2)或BF2(20-40kev，1E15-5E15cm-2)，從而在包括第一和第二側壁47和50的柵44側面之下襯底41中形成第二導電類型高濃度雜質區52。第二導電類型高濃度雜質區52表示的是p+S/D區52，其中第二區變為PMOS區。
參見圖3F，在柵極膜44和n+S/D區49和p+S/D52上淀積如Ti和Co之類的金屬，在大約950℃-1050℃的溫度范圍內進行RTA(快速熱退火)，之后在其上形成硅化物53。此時，由于RTA工藝，B從BSG材料構成的第一側壁47擴散到襯底41中，于是，在NMOS區的第一側壁47之下形成部分與n-SDD區46重疊的p-光暈區54，并在PMOS區的第一側壁47之下形成與p+LDD區52部分重疊的p-LDD區55。(其中LDD應為S/D)如上所述，根據本發明的CMOS半導體器件制造方法通過在NMOS器件中形成淺結和使PMOS器件與NMOS器件相比S/D區相距一定距離可改善NMOS器件的電流驅動特性和減輕PMOS器件的短溝道應。(根據因果關系對句子作了調整)而且，因為LDD區和光暈區是由于離子P或B在RTA期間擴散到半導體襯底中而形成，所以可以去掉形成LDD區和光暈區的額外離子注入工藝。
權利要求
1.一種制造半導體器件的方法，該方法包括以下步驟在有第一區和第二區的半導體襯底上形成柵絕緣膜；在相應于第一區和第二區的柵絕緣膜上分別形成第一和第二柵極；在第一和第二柵極的各側面上形成含第一導電類型雜質的側壁；在襯底的第一區中和包括第一側壁的第一柵極側面之下方形成第一導電類型的高濃度雜質區；在襯底的第二區中和包括第一側壁的第二柵極側面之下方形成第二導電類型低濃度雜質區；在形成于第一和第二柵極側面上的第一側壁表面上分別形成各自的側壁；在襯底的第二區中和包括第一和第二側壁的第二柵極側面下方形成第二導電類型高濃度雜質區；在第一和第二柵極上及包括第一區的第一導電類型的高濃度雜質區和第二區的第二類型的高濃雜質區上形成硅化物膜；在第一區中和第一側壁之下方形成第一導電類型低濃度雜質區，該區與第一導電類型的高濃度雜質區部分重疊；在第二區中和第一側壁之下方形成第一導電類型光暈區，該區與第二導電類型的低濃度雜質區部分重疊。
2.根據權利要求1的方法，其特征在于，第一導電類型是n型雜質形成的，第二導電類型是p型雜質形成的。
3.根據權利要求1的方法，其特征在于，柵絕緣膜是由氧化膜構成的。
4.根據權利要求1的方法，其特征在于，柵極是由多晶硅構成的。
5.根據權利要求1的方法，其特征在于，第一側壁是PSG(磷硅玻璃)形成的。
6.根據權利要求1的方法，其特征在于，第二側壁是氮化膜形成的。
7.根據權利要求1的方法，其特征在于，第一導電類型低濃度雜質區和第一導電類型光暈區分別是由在進行RTA(快速熱退火)工藝以形成硅化物膜時從含第一導電類型雜質的第一側壁擴散進襯底的第一導電類型雜質形成的。
8.一種制造半導體器件的方法，該方法包括以下步驟在有第一區和第二區的半導體襯底上形成柵絕緣膜；在相應的第一和第二區的柵絕緣膜上分別形成第一和第二柵極；在襯底的第一區中和第一柵極每個側面之下方形成第一導電類型的低濃度雜質區；在第一和第二柵極的各側面上形成包括第一導電類型雜質的側壁；在襯底的第一區中和包括第一側壁的第一柵極側面之下方形成第一導電類型高濃度雜質區；在分別形成于第一和第二柵極側面上的第一側壁上形成第二側壁；在襯底的第二區中和包括第一和第二側壁的第二柵極側面之下方形成第二導電類型的高濃度雜質區；在第一和第二柵極上和包括第一區的第一導電類型的高濃度雜質區和第二區的第二導電類型高濃度雜質區的襯底上形成硅化物膜；在第一區中和第一側壁之下形成第二導電類型低濃度光暈區，該區與第一類型低濃度雜質區部分重疊；在第二區中和第一側壁之下形成第二導電類型低濃度雜質區，該區與第二導電類型的高濃度雜質區部分重疊。
9.根據權利要求8的方法，其特征在于，第一導電類型是n型雜質形成的，第二導電類型是p型雜質形成的。
10.根據權利要求8的方法，其特征在于，柵絕緣膜是由氧化膜構成的。
11.根據權利要求8的方法，其特征在于，柵極是由多晶硅構成的。
12.根據權利要求8的方法，其特征在于，第一側壁是BSG(硼硅玻璃)形成的。
13.根據權利要求8的方法，其特征在于，第二側壁是氮化膜形成的。
14.根據權利要求8的方法，其特征在于，第二導電類型低濃度光暈區和第二導電類型低濃度雜質區分別是由在進行RTA(快速熱退火)工藝以形成硅化物膜時從含第二導電類型雜質的第一側壁擴散進襯底的第二導電類型雜質形成的。
全文摘要
本發明的半導體器件制造方法,該方法可減輕PMOS器件的短溝道效應,改善NMOS器件的電流驅動特性。
文檔編號H01L27/092GK1183642SQ9710447
公開日1998年6月3日 申請日期1997年6月17日 優先權日1996年11月27日
發明者孫正煥 申請人:Lg半導體株式會社