專利名稱：可掃描的鎖存器及其使用方法
技術領域：
本發明涉及可掃描鎖存器及其使用，特別涉及集成電路的測試。
用以確定被測試集成電路(IC)是否按照設計操作，并確定制作IC的材料是否包含有影響IC操作的缺陷。測試IC的一種方法是通過探針測試，其被用來直接連到IC的外部管腳，以便確定輸入信號是否正確地在IC內被處理。但是，已發現這種探針測試法不能令人滿意。一般，多于50％的通過探針測試的器件仍舊含有未能檢出的缺陷，當使用這種IC時，其中的一些會造成致命的錯誤。
為了改善測試的質量，IC設計者可將附加電路加入IC，該電路可以獨立地到較小的IC可測試的元件中存取。例如，專用的測試接口裝置可被插入IC內小心選擇的觸點，不僅可以給予檢查內信號的機會，而且有控制內信號的機會。以這種方式利用隔離的電路單元，可以很快地查出設計的缺點，比若必須使用前處理階段的輸出會更促進合適的應用。能夠創造出易維護、精密的“積木式”測試過程。另外，與IC其余部分的設計協同，還可促進分立單元的測試過程。
在特定時刻，利用IC中的寄存器內存儲的信息，可以確定此IC所處的狀態。寄存器可能含有，認為是數據的狀態和純粹用來控制數據的狀態。這樣的寄存器就表示為數據通道或控制通道。
寄存器可將數據位保持在幾個內存儲元件中。把更新已存入數據位的控制信號，稱之為時鐘輸入。寄存器可用作為兩種基本類型中之一種其中一種類型是，當時鐘被維持時，其中數據就改變，另一種類型是，當時鐘被躍變時，其中數據位就改變。這兩種不同類型的寄存器分別稱之為“透視鎖存器”，或只是“鎖存器”，以及“觸發器”。觸發器有時稱之為“主從”寄存器。
觸發器是作為寄存器的常用形式，特別是用于控制通道方面。鎖存器較小，所以在IC的大量的數據通道部件中是更需要的。本領域的技術人員還可能常常設計將鎖存器作為基礎用在控制通道上。在控制通道中使用鎖存器是所希望的，因為尺寸方面有優點，一般為硅片面積的50％。但是當試圖測試包含鎖存器的邏輯關系時就可能發生問題。
測試一塊IC包含檢查IC寄存器的狀態，因所有的狀態都包括在其中。存入寄存器的數據在特定時刻的“抽打”(snapshot)唯一確定此IC的操作。該抽打有時被叫做那個時刻的“標記”(signature)。通過將測試得到的標記與所希望的結果相比較，就能檢查出設計的缺點和/或制造的缺陷。
測試過程，諸如通常以位串行方式掃描帶有暫停IC操作的寄存器以確定標記。通常掃描機構容易使數據輸入及輸出，因此特定的、指令標記也可加入查找IC目標區的缺陷。
掃描過程包括將寄存器連接成鏈，且外加控制信號使標記沿鏈向下移動直到該鏈的末端，通常可容易地利用IC的管腳。此鏈的始端往往也是一條腳。于是可同時輸入標記。
一塊IC設有許多這樣的掃描鏈，該鏈以不同方式互連。全部掃描鏈有一共同特點，鏈的始端和末端都直接接觸某一機械裝置，例如外部管腳，或甚至另外的掃描鏈。
如果鏈中的全部寄存器都是觸發器，唯一可能是寄存器的掃描鏈。往往多為數據通道，這就會妨礙用包含在鎖存器中的狀態將其作為標記部分，通過把另一個鎖存器附加到每個寄存器門閂線路便可以解決這個問題，從而形成主從結構。外加的鎖存器只用于掃描過程，因此雙倍利用硅區是很可貴的，特別是當因尺寸大小優于觸發器而只能用原來的閂鎖寄存器時是如此。
當IC有一個以上控制寄存器的時鐘時，進一步出現復雜化，舉例來說，接收從一磁盤來的數據和把處理過的數據寫入顯示器可以有兩個獨立的時鐘，即盤時鐘和顯示時鐘。可能要求使用從兩個時鐘“定義域”來的狀態標記，這就使掃描鏈很難使用。
本發明的目的在于提供一種鎖存器，借助于將寄生電容用在緩沖鎖存器中，就可以把兩個分開的數據位存入上述只存一數據位的鎖存器中。通過適當地控制鎖存器，可以使此鎖存器以這樣方式操作，其性能就像一個常規觸發器，其優點是更通用且電路元件少，在掃描時序中應用本發明的鎖存器時，可以掃描位于閂鎖寄存器的數據，且寄存器對不同時鐘起作用，而無需添加麻煩的電路或復雜的控制方法。
借助于實施例結合附圖對本發明進行說明。
附圖簡要說明

圖1是本發明鎖存器的第1實施例示意圖。
圖2是將本發明鎖存器用于正常操作和掃描時序兩者中的示意圖。
圖3是本發明鎖存器的第2實施例示意圖。
圖4是本發明鎖存器的第3實施例示意圖。
附圖中相同的標號表示相同的元件。
圖1是根據本發明的鎖存器的實施例，本發明鎖存器可按三種不同模式操作，以使其提供三種很不相同的存儲結果。在第1種模式中，鎖存器起一種透明緩沖閂鎖的作用。數據經數據通道113送入鎖存器，并可以到達鎖存器的節點111。由于該鎖存器有一反相器112，所以是個緩沖鎖存器。按此模式操作時，測試副(slave)時鐘(tcs)105使晶體管107a接通，使數據透明地從數據入口通道113到數據出口通道115。此模式中，單主(single master)時鐘(mck)117控制流過鎖存器的數據。
在第2種操作模式中，該鎖存器使待送入的數據，經測試數據通道101進入鎖存器。該鎖存器由晶體管107a和測試副時鐘105的操作分成兩種存儲元件。
當按第2模式操作時，該測試副時鐘提供信號，以便斷開和接通晶體管107a，讓鎖存器在此鎖存器的兩部分中存入數據。由于寄生電容，或反相器112的輸入電容，數據可能到達鎖存器的節點109處，而且如常規鎖存器一樣數據可能到達節點111。通過使鎖存電路分成兩部分和控制測試主時鐘(tcm)，附加的數據就能經過測試數據通道101送入鎖存器，存入鎖存器的部分111中。在此模式的過程中，主時鐘117提供一個信號，用以斷開晶體管119，防止數據經數據通道113進入鎖存器。
當按第3模式操作時，在主時鐘117控制下，數據經過數據線113被送入鎖存器，而且可到達節點111。通過用測試副時鐘105控制鎖存器，數據可獨立地到達兩個節點111和109。此模式中，因為測試主時鐘103提供一信號使晶體管123斷開，故沒有數據通過數據線101流入鎖存器。
由上所述，可以看出，按第1模式操作時，該鎖存器如同常規緩沖鎖存器一樣操作，透明地把數據從數據通道113移到該鎖存器的出口通道115。在按第2和第3模式操作時，該鎖存器如同操作可掃描的觸發器一樣操作，使兩位分開的數據能到達兩個節點111和109。為了將常規緩沖鎖存器改進為本發明的鎖存器，只需要添加少許電路元件。采用已知的控制裝置(未在圖中表示)，通過主時鐘、測試主時鐘以及測試副時鐘可以控制改進的鎖存器。
本發明的鎖存器可使形成的兩個分開的數據位到達節點111和109。本領域的技術人員都知道，與這些數據有關的實際電荷將被存入鎖存器的兩個分開的部分中。理解和實施本發明并不需要詳述電荷存儲的物理過程。就本發明的目的來說，鎖存器的第1存儲區域被定義為節點111處的存儲數據區域，而第2存儲區域被定義為節點109處的存儲數據區域。實際的存儲機理將取決于實現本發明所使用的各反相器121a、121b以及112。
常規的觸發器由兩個串接計時鎖存器構成。第1鎖存器是主鎖存器，在主時鐘脈沖控制下，數據通過它進入。第2鎖存器是副鎖存器，在副時鐘脈沖控制下，從第1鎖存器來的數據通過它被轉送。
因此，在主時鐘脈沖控制下數據被順序地移動到第1鎖存器，然后在以不同于主時鐘脈沖相位操作的副時鐘脈沖控制下移動到副鎖存器中。如果該主時鐘脈沖和副時鐘脈沖不是以不同的相位操作，隨著數據進入主鎖存器并同時可到達副鎖存器中，整個觸發器會變成透明的。由于兩時鐘脈沖以不同相位操作，所以該觸發器能存儲二數據位；一個數據位在主鎖存器中，而另一個數據位在副鎖存器中。
在按第3模式操作時，可將本發明用作觸發器。利用寄生電容，可以控制晶體管107a使兩個數據位被存入一個鎖存器中。當主時鐘117接到邏輯高電平信號時使晶體管接通，使數據線113上的數據送入鎖存器。按照常規方法，利用二個反相器121a和121b，把數據存入鎖存器的第1存儲區域。此數據位現在可到達節點111，待讀出。如果晶體管107a是導通的(按照第1模式操作)，該數據位將連續通過鎖存器的節點109并且可到達數據出口通道115上。但是，如果通過使測試副時鐘脈沖105成為邏輯低電平信號來控制鎖存器時，該第1數據位就不會移動到鎖存器的節點109。在下一個相時，由主時鐘117使晶體管119接收邏輯低電平信號，而阻止新的數據進入鎖存器。而使該數據移動到第2存儲區域并且可以到達節點109，這是由于測試副時鐘105的邏輯高電平信號使晶體管107a導通之故。
在下一個相時，根據主時鐘117，一個新的、第2數據位將被允許進入鎖存器的節點111(如上所述輸入一個高邏輯電平信號給晶體管119)。這時，鎖存器又維持兩個數據位；可使進入的第2數據位到達節點111而進入的第1數據位到達節點109。
可以發現，利用寄生電容可使數據保持在節點109，可將該數據位保留約1ms。對許多應用而言，這個時間周期是可接受的，因為在1ms內，到達節點109處的數據將由邏輯電路的其它部分，經過線115被選取。該數據位保存的周期取決于動態存儲元件的特定結構，特別是反相器112的尺寸和與其有關的輸入電容。
當數據正在被掃描進入鎖存器時，在測試操作期間，已經發現按第2模式操作是可行的。該鎖存器的操作將在測試過程的范圍內加以說明，但是，本領域的技術人員可以做到將本發明的特點使用在其它應用項目中。本發明的鎖存器特別適合于測試目的應用，因為只在測試過程中可以控制節點109的動態特性，因而正常運轉期間，不會限制鎖存器的一般使用。
第2模式的操作類似于第3模式的操作，原因在于兩個不同的數據位都可存入單個鎖存器中。再參照圖1，第2模式操作的不同點在于數據不再通過線113進入鎖存器。在按第2模式操作時，以邏輯低電平信號的主時鐘117斷開晶體管119。這時該鎖存器由測試主時鐘103來控制，測試數據(td)經過測試數據線101進入鎖存器。
在第1相操作期間，通過發送一個邏輯高電平信號來接通晶體管123，測試主時鐘103使數據進入鎖存器部分111。該數據不可能繼續留在鎖存器節點109，因為測試副時鐘斷開了晶體管107a。在下一個相時，測試主時鐘發送一個邏輯低信號給晶體管123，阻止數據從進入的鎖存器越過測試數據線，而且測試副時鐘將晶體管107a接通，使到達節點111的數據移動到鎖存器的節點109。在接著的相中，測試主時鐘發送一個邏輯高電平信號給晶體管123，數據便又經測試數據線流入鎖存器，且保持在此鎖存器部分111內。于是，兩個不同的數據位都存入單個鎖存器內。
這種模式適用在掃描操作時，它包括利用鎖存器和常規觸發器一起作為存儲器件的邏輯時序。邏輯設計者發現，將鎖存器和觸發器一起用于邏輯時序中是有益的。一定情況下，這些存儲器件可由不同的時鐘來控制。在時序邏輯的正常運轉中，數據將被保持在這些存儲器件內，而采用常規的掃描過程，該原數據當為了觀察而搜索標記時可能丟失。在許多情況下這是一種不希望有的結果。
例如，集成電路可用一種控制邏輯，控制整個集成電路中的各電路單元的操作。在視頻壓縮技術領域中，可能要求集成電路譯碼視頻信號，該視頻信號已利用不同標準被壓縮。因此，為解碼壓縮的視頻信號而設計的集成電路可能具有一種全部邏輯控制狀態，它將控制用以壓縮輸入視頻數據的、特定壓縮標準的集成電路邏輯單元的操作。
在校驗測試過程時，搜索各存儲寄存器的存儲信息，以便確定在某一特定時刻的標記是什么，通過將特定時刻的實際標記與所要求的標記相比較，設計人員能夠判定存在的問題。
通過利用本發明，在掃描過程期間，不希望有的數據丟失完全可以避免，即使當該掃描過程按照不同時鐘操作存取不同存儲器件類型也是如此。圖2說明這樣一種掃描過程。圖2表示兩個如圖1所示型號的本發明鎖存器201和205，與兩個常規觸發器203和207的串聯連接。各個存儲元件都由一個邏輯單元209a、209b和209c隔開。此外，正常運轉時，有兩個不同的時鐘控制存儲元件，圖2中表示為phi-0和phi-1。phi-0和phi-1在圖2所示的實施例中，相位差為180度。
正常運轉中，當phi-0時鐘傳送一邏輯高電平信號給晶體管213時，數據就會經過數據通道211進入時序。由于此鎖存器要按上述的第1模式操作，該數據就應出現在此鎖存器的兩個節點201a和201b上。在下一個相時，當phi-1時鐘傳送一邏輯高電平信號給晶體管215時，于是數據就通過邏輯單元209a并且可以用來進入觸發器203。當進入觸發器203時，此數據可加在觸發器的節點203a上并阻止進入節點203b直到下一相，如同一個常規觸發器。在接著的相中，當phi-0時鐘傳送一邏輯高電平信號給晶體管217時，該數據移動，到達節點203b上，并繼續通過邏輯單元209b。在接著的相中，當phi-1時鐘傳送一邏輯高電平信號給晶體管219時，數據從此處可以進入本發明第2鎖存器205。由于鎖存器按上述的第1模式操作，在該數據進入鎖存器205時就可以到達205a和205b兩部分上。
參照圖2，該數據將按上述本領域技術人員可以理解的方式，繼續沿著該通道傳送。唯一的區別在于本發明的鎖存器205與鎖存器201兩者由彼此相反的時鐘控制，同樣，觸發器207與觸發器203兩者也是由被此相反的時鐘控制。根據通過時序，此數據將經過數據出口線221離去。因此，圖2說明一種典型的數據或控制通道舉例，其中控制通道包括按照兩個不同時鐘操作的本發明的鎖存器與常規觸發器的全部組合。
關于掃描模式，如上述及圖2所示，本發明的鎖存器按第2操作模式操作。其結果，受測試主時鐘225控制，測試數據(td)經測試數據進入線223進入本發明的鎖存器。
當掃描時，控制器(未示出)產生測試時鐘phi-0(TP-0)、測試時鐘phi-1(TP-1)與測試副時鐘(tcs)232(與測試主時鐘225相反)以及對正常操作電路時用的phi-0時鐘和phi-1時鐘進行控制。該測試phi-0時鐘用于控制晶體管217，同時該測試phi-1時鐘用于控制晶體管235。由控制器產生的phi-1和phi-0時鐘控制晶體管215、219和233以保持關斷。掃描模式中，當測試主時鐘225傳送一邏輯高電平信號給晶體管227時，測試數據就通過線223進入時序，并存儲在本發明鎖存器201的一部分201a中。此時本發明的鎖存器由晶體管231分成兩部分，因為該晶體管231響應來自測試副時鐘232的邏輯低電平信號被斷開了。直到下一個相，當測試副時鐘傳送一邏輯高電平信號給晶體管231時止，此數據就不能通過到達本發明的鎖存器201的一部分201b。
還應注意，掃描操作時，按時序控制其余晶體管的時鐘現在要按新時鐘操作，控制時鐘是測試phi-1和測試phi-0時鐘。
如圖2所示，下述的新穎掃描時序說明原來出現在各存儲器件中的數據怎樣從存儲器件中找出和返回而沒有丟失；即使當由不同的時鐘控制這些器件時也是如此。表1說明當正常運轉時序群期間根據掃描時序被中斷時，在各存儲器件中的數據位置，然后又返回正常運轉時序。
為方便起見，在下表中將每個存儲器件分為兩個寄存器。
標有A、B、C、D和E的數據在t′期間位于寄存器中，該期間剛好在S開始掃描時序之前。應注意的是，一個目標是掃描取出這個數據，然后使寄存器返回如同不曾掃描應處的條件。通過比較在t3和S9處的寄存器中的數據，讀者應注意到，剛好在掃描之前和掃描結束時，數據A、B、C和D都在相同的寄存器中。唯有t3期間寄存器207b中的數據E從在S9存入的數據中缺失；但是，在t3點，寄存器207b將要被改寫，這是無關緊要的，因為在正常運行中，數據E無論如何要被清除掉。
讀者應注意到，在掃描期間，寄存器中的全部數據，被從寄存器中掃描出來，并且可以到達線237的測試儀上，跟蹤寄存器207b中的數據。因而通過檢查掃描期間儲存在寄存器207b的數據，讀者應注意到，在掃描期間數據A、B、C和D全都到達測試儀上。在掃描期間，該掃描利用線237上的輸出，以替換進入寄存器的數據。如表1所示，在寄存器207b處，到達測試儀的數據，被用作下一時刻開始時，輸入寄存器201a的數據。
例如，在S3，數據寄存器207b和線237包含下一時期S4，輸入寄存器201a的數據C。但是，測試過程可以包括對某些或全部數據進行修正，如重新進入一樣。
整個時期S1至S8，測試儀已經通過測試數據出口線237存取存儲在寄存器中的全部數據。但是，在S8，寄存器不包含在t3時相同寄存器所含的相同數據；可以希望的結果是，應避免測試儀以其它方法，必須重組源數據。還需要附加測試時鐘相位，能將數據放入適當的寄存器。該附加相位，即調整相位如表1中所示S9。可以看出，在此調整相位S9之后，在t3時的全部有關數據都適當地存入合適的寄存器。表1表明，這種調整相位可簡單視為測試時鐘的一個附加相位。此調整相位許可將數據準確地進行掃描，而進入由兩個不同時鐘操作的觸發器構成的掃描鏈(scan chain)。
應注意的是，當正常運轉時，測試主時鐘要維持在邏輯低，或0，而且測試副時鐘要維持在邏輯高，或1。阻止數據沿數據線223a、223b和223c繞過邏輯單元移動。在正常運轉中，phi-1和phi-0時鐘如上所述地交替。測試phi-1和測試phi-0時鐘與正常的phi-1和phi-0時鐘相同。
在掃描時序時，phi-1和phi-0時鐘維持在邏輯低，或0，使測試時鐘操作存儲器件。在測試時序后，phi-1和phi-0時鐘繼續維持掃描期間被中斷時相同的波形。于是在t3，此phi-1時鐘為邏輯高，或掃描中斷前的1。掃描后，在t4，phi-1時鐘重新恢復為希望的邏輯低，或0。如表1可知，在掃描操作時，測試時鐘就按一定規律操作，交替波形。
為了完整起見，表1給出標以“X”(不必是全一樣的值)的其它未知值產生的數據。例如，在t1，寄存器205b有這種未知數據，它通過邏輯209c處理而產生數據E。同樣，在t2，經過邏輯209b處理在寄存器203b中的未知數據而產生數據C。在t4，在表1中給出標志的數據B1和C1都是邏輯時序正常運轉時產生的新值。
表1表明當phi-0為邏輯高，或0時，開始掃描時序。也可以容易地編制出用于當phi-0為邏輯低，或1時開始掃描時序的上述表。可以獲得同樣有益的結果。
從以上舉例，應該注意到，可掃描的鎖存器及使用該鎖存器進行測試的方法，在電路功能正常時期都是透明的。也就是當不進行測試時，測試特點不會影響電路操作。某些標準測試過程需要這種型式的透明測試過程。
例如，組成聯合測試動作組(Joint Test Action Group)JTAG，將測試復雜電路板的方法分解和標準化，包括考慮以掃描為基礎的IC測試。JTAG制成一種“標準測試存取端口和邊界掃描結構(Standa-rd Test Access Port and Boundary Scan Architecture)它已為電氣與電子工程師協會(IEEE)作為標準1149.1。本發明的鎖存器及上述的測試方法能與IEEE標準所述的控制方法兼容運行；當測試時鐘為高電平時，可按標準操作，鎖存器的動態性能對掃描應用的影響僅是從動的。在此情況下，主測試時鐘信號取自JTAG的腳針“TCK”，而測試副時鐘則與此主時鐘反相。
為使本發明的鎖存器按第3模式操作，其可當作一種常規觸發器運轉，雖然執行過程表現了具有一種動態的從動階段。此種操作模式在制造測試中尤其有用，不僅從寄存器中掃描取出數據，而且掃描加進新數據。通過使鎖存器按第2模式操作，如上所描述，數據可被取出，而后通過使鎖存器按第3模式操作，新數據就可以被送入。
例如，在圖2中，phi-1和phi-0可以彼此同相位送入，同時取相反相位送入測試phi-1和測試phi-0。本發明的鎖存器現在將作為觸發器運轉，而且圖2的所有鎖存器和觸發器都為同相。結果，測試數據很容易進入寄存器，即使采用了某種市場上可以買到的自動測試圖形發生器程序。
本發明圖1的鎖存器可以用于所有三種運行模式，并提供改進了的測試結果。正常運行中，該鎖存器是透明的，還能與用不同時鐘運行的其它存儲元件協同動作。利用第2模式，與新穎的調整相位結合，可將數據從寄存器中取出，加以檢查或修改，而后返回寄存器；對設計論證和發現故障的測試是一種特別有用的功能。最后，在制造的測試過程中，使用第2模式把數據掃入和掃出寄存器以及用第3運行模式把本發明鎖存器作為觸發器運行，都能容易地進行制造的測試。
圖3所示是本發明的第2個實施例。它類似于本發明圖1的鎖存器，但含有另外一個晶體管107b，該管由測試主時鐘103控制運行。此晶體管107b與晶體管107a組合工作。但兩個晶體管的型號并不相同，此處是p-型與n-型晶體管，在109部分形成一個改善電壓擺幅的傳輸門。
圖4表示本發明的鎖存器的另一個實施例。在本實施例中，鎖存器晶體管107b采用不同的時鐘，即第2測試副時鐘信號401操作。第2測試時鐘信號是跟隨反相的測試副時鐘105產生。在操作方面，本實施例以類似圖3所示的實施例進行操作。本實施例也能以類似圖1揭示的本發明鎖存器的第3模式來操作。由主測試時鐘103，斷開晶體管123，就可以使鎖存器作為觸發器在數據入口通道113與數據通道115之間操作。分別用時鐘105和401來控制的晶體管107a和107b使本發明的鎖存器作為觸發器一樣操作。p-型晶體管和n-型晶體管聯用，改善了節點109的電壓擺幅。
雖然本發明已經參照圖1、2、3和4中示出的優選實施例特別加以說明，但本領域的技術人員都明白，本發明具有遠遠超過各附圖所揭示的效用。此外，本發明最佳實施例的簡化和其它修改對本領域的技術人員是顯而易見的，而應包括在本發明權利要求的范圍中。
權利要求
1.一種改進的鎖存器，包括一第1存儲區域；至少一個晶體管與第1存儲區域串聯；由至少一個反相器與所述晶體管串聯建立的一個第2存儲區域；具有適當的輸入電容以保持電荷的反相器，其中所述電荷代表數據。
2.如權利要求1的鎖存器，其中，還包括與所述存儲區域串聯的一輸入線；與所述反相器串聯的一輸出線；一控制裝置，用來控制所述晶體管，使所述數據從第1存儲區域移動到第2存儲區域。
3.一種改進的可掃描的鎖存器，包括一第1存儲區域；至少一個晶體管與第1存儲區域串聯；一由至少一個反相器與所述晶體管串聯建立的第2存儲區域；具有適當的輸入電容以保持電荷的反相器，其中所述電荷代表數據；一可控制的測試數據輸入線，用于使數據進入鎖存器；一控制裝置，用于控制測試數據輸入線和晶體管，以使可掃描的鎖存器能夠在存儲元件和電容區域兩者中保持數據。
4.如權利要求1的掃描數據進入鎖存器的方法，其中，包括利用調整相位，通過用不同相位的時鐘能正常操作的寄存器，使其構成功能掃描鏈。
全文摘要
一種可掃描的鎖存器及其使用方法，該鎖存器包括第一存儲區域；至少一個晶體管與第一存儲區域串聯；一由至少一個反相器與所述晶體管串聯建立的第二存儲區域；具有適當的輸入電容以保持電荷的反相器，其中所述電荷代表數據；一可控制的測試數據輸入線和晶體管，以使可掃描的鎖存器能夠在存儲元件和電容區中保持數據，該方法為利用調整相位，通過用不同相位時鐘正常操作的寄存器構成功能掃描鏈。
文檔編號H01L21/66GK1126392SQ95103549
公開日1996年7月10日 申請日期1995年3月24日 優先權日1994年3月24日
發明者安東尼·M·瓊斯, 邁克爾·P·戴維森 申請人:Dva公司