本發明涉及半導體器件的制造，尤其涉及一種去本征區P⁺N⁺型低壓硅二極管及(ji)其制備方法。

背景技術：

眾所周知，傳統上采用硅單晶片制造硅二極管的方法是：選用P型或N型導電的硅單晶作為基片，然后將N型或P型導電的半導體雜質擴散入硅基片中，以此形成硅二極管芯片的PN結。硅二極管的重要電性能參數之一是PN結的反向擊穿電壓V_B，由傳統方法制造的硅二極管，其PN結的反向擊穿電壓V_B取決于所用硅單晶材料的電阻率，電阻率越高，其V_B越高。當前生產為制造高工作耐壓硅二極管所需高電阻率硅單晶的制備技術幾乎趨于完善，市場供應的高電阻率硅單晶材料應有盡有，現代技術對于制造能承受成千上萬伏特的硅高壓器件已非難事，但是為獲得用于制造V_B低(di)于十伏(fu)特的(de)(de)(de)(de)硅(gui)(gui)(gui)二(er)(er)極管所需(xu)的(de)(de)(de)(de)超低(di)電阻率硅(gui)(gui)(gui)單(dan)晶(jing)(jing)卻無計可施(shi)，其問題(ti)在(zai)于硅(gui)(gui)(gui)二(er)(er)極管的(de)(de)(de)(de)反向工(gong)作電壓越(yue)(yue)(yue)低(di)，要求所用(yong)的(de)(de)(de)(de)硅(gui)(gui)(gui)單(dan)晶(jing)(jing)體內(nei)均勻摻(chan)雜的(de)(de)(de)(de)濃度越(yue)(yue)(yue)高(gao)，因為(wei)硅(gui)(gui)(gui)單(dan)晶(jing)(jing)的(de)(de)(de)(de)直(zhi)拉生長法是(shi)邊生長單(dan)晶(jing)(jing)邊摻(chan)入(ru)(ru)半導體雜質(zhi)的(de)(de)(de)(de)，整個過程中(zhong)硅(gui)(gui)(gui)始終處于熔(rong)融態，如此在(zai)1400℃以上的(de)(de)(de)(de)高(gao)溫下，若在(zai)硅(gui)(gui)(gui)單(dan)晶(jing)(jing)中(zhong)摻(chan)入(ru)(ru)的(de)(de)(de)(de)半導體雜質(zhi)的(de)(de)(de)(de)濃度越(yue)(yue)(yue)高(gao)，單(dan)晶(jing)(jing)體內(nei)的(de)(de)(de)(de)晶(jing)(jing)格缺(que)陷越(yue)(yue)(yue)密集，而(er)使用(yong)高(gao)缺(que)陷密度的(de)(de)(de)(de)硅(gui)(gui)(gui)單(dan)晶(jing)(jing)來制造硅(gui)(gui)(gui)二(er)(er)極管，其反向漏電流(liu)和功耗必將急劇上升，嚴重時將毀壞器件。

長期(qi)以來，人們采用硅(gui)(gui)外(wai)延(yan)(yan)片作為(wei)制造低(di)壓硅(gui)(gui)二極管的(de)(de)(de)基片材料(liao)，若單(dan)(dan)以材料(liao)品(pin)質而論，硅(gui)(gui)外(wai)延(yan)(yan)片始終被列為(wei)上(shang)品(pin)，這是因為(wei)用外(wai)延(yan)(yan)法(fa)生長硅(gui)(gui)外(wai)延(yan)(yan)片，雖然(ran)同(tong)樣是在(zai)硅(gui)(gui)中均勻(yun)摻入半導體雜質，但硅(gui)(gui)外(wai)延(yan)(yan)生長所(suo)采用的(de)(de)(de)溫度要比硅(gui)(gui)單(dan)(dan)晶生長所(suo)需之硅(gui)(gui)的(de)(de)(de)熔點低(di)250℃以上(shang)，顯而易(yi)見(jian)，硅(gui)(gui)外(wai)延(yan)(yan)片的(de)(de)(de)晶格完(wan)整(zheng)性自然(ran)趨于完(wan)美(mei)。然(ran)而美(mei)中不足的(de)(de)(de)是,因受硅(gui)(gui)外(wai)延(yan)(yan)設(she)備單(dan)(dan)產(chan)產(chan)量之限制，硅(gui)(gui)外(wai)延(yan)(yan)片的(de)(de)(de)價(jia)格歷來是居高不下(xia)，并(bing)不適合用來大規(gui)模(mo)生產(chan)低(di)附加(jia)值的(de)(de)(de)低(di)壓硅(gui)(gui)二極管。

技術實現要素：

本發明的目的是為了解決生產低壓硅二極管之專用硅單晶制備難以及成本高的問題，克服當前普通低壓硅二極管制造技術方面存在之不足，提供一種去本征區P⁺N⁺型低壓(ya)硅二極管及其(qi)制備方(fang)法。本發(fa)明采用(yong)的(de)具體技術方(fang)案(an)如下：

去本征區P⁺N⁺型低壓硅擴散片，其結構為由上層的P⁺型雜質擴散區和下層的N⁺型(xing)雜質擴散區(qu)對接會合(he)而(er)成，且兩(liang)層擴散區(qu)之間(jian)無硅(gui)本征層過渡(du)。

去本征區P⁺N⁺型低壓硅二極管，在N型硅單晶片的正、反兩表面同步分別擴散入P⁺型半導體雜質硼和N⁺型半導體雜質磷，并使P⁺型雜質擴散區和N⁺型雜質擴散區穿越N型硅本征區后對接會合，得到去硅本征區P⁺N⁺型硅擴散片，P⁺N⁺型硅擴散片經鍍鎳、芯片鋸切、底座焊接、臺面鈍化和壓模成型，制成P⁺N⁺型低壓硅二極管。

去本征區P⁺N⁺型低壓硅二極管(guan)的制備方(fang)法(fa)，它的步驟如下：

1)在N型硅單晶片的正、反兩表面同步分別擴散入P⁺型半導體雜質硼和N⁺型半導體雜質磷，并使P⁺型雜質擴散區和N⁺型雜質擴散區穿越N型硅本征區后對接會合，得到去硅本征區P⁺N⁺型硅擴散片，擴散時間為30～35小時，擴散溫度為1270℃～1280℃，P⁺和N⁺型雜質表面濃度為10²⁰～10²¹個原子/cm³，N型硅單晶(jing)片的厚度為180～200um，電阻率為0.01～0.02Ω·cm；

2)在P⁺N⁺型硅擴(kuo)散片(pian)的正、反兩表面(mian)鍍(du)上(shang)鎳層(ceng)；

3)將P⁺N⁺型硅擴散片鋸切(qie)成低壓硅二極管芯片；

4)將低壓(ya)硅二極管芯片與封(feng)裝(zhuang)(zhuang)底(di)座焊接(jie)，再經(jing)過臺面鈍化(hua)和壓(ya)模成型，封(feng)裝(zhuang)(zhuang)成低壓(ya)硅二極管。

作為優選，所述的步驟1)中的同步擴散P⁺型半導體雜質硼和N⁺型(xing)半導體雜(za)質磷均(jun)采用固態紙源。

作為優選，所述的步驟1)中的P⁺型雜質擴散區和N⁺型雜質擴散區穿越N型硅本征區后會合，通過會合點的雜質濃度N(x)分布對應決定P⁺N⁺結的空間電荷層和硅二極管的反向電壓V_B。

現在詳細描(miao)述本發明的理論依據：

本發明的去本征區P⁺N⁺結擴散制造低壓硅二極管的方法，靈活地采用常規成熟的半導體雜質向硅中高溫擴散這一非均勻摻雜法，來代替相似高溫下的硅外延生長，同是在硅中的摻雜，殊路同歸，本發明既達到在PN結中心區的摻雜濃度N(x)符合器件設計目標，又保持住硅晶格的完整性。即以簡單地獲取一個去硅本征區P⁺N⁺結之新路徑(jing)，妥善解(jie)決了制造難題(ti)。由于工藝簡(jian)化，生產效率(lv)高(gao)，產品具有較高(gao)性價(jia)比。

在此要作出說明的是，所謂“去本征區”是指從外面擴散摻入硅中的半導體雜質原子在數量上以絕對優勢超過硅本征區原始的半導體摻雜原子濃度，使整個硅本征區的導電性完全取決于后者擴散摻雜的導電類型，意味著本征區消失，參見圖2。那么本發明“去本征區”有何實際意義呢？首先介紹本征區的作用，前面說過，PN結的反向擊穿電壓V_B取決于所用硅單晶材料的電阻率，電阻率越高，其V_B越高，硅電阻率作為決定V_B的重要因素(硅電阻率作為導電材料的一種規格出現，其實質是硅中的半導體摻雜濃度，半導體摻雜濃度決定硅電阻率的高低)。此外還有另一決定V_B的重要因素則是硅本征區，在限定范圍內，硅本征區越寬，其V_B越高，反之亦然，可見硅本征區之重要，誠然這只是對普通正常耐壓的硅二極管而言，但對于耐壓在十伏特左右以及更低耐壓的情形，則另當別論了，即要求硅本征區盡可能窄或干脆不留空間，就像本發明之主張那樣。原因在于既然找不到適合于制造超低耐壓硅二極管的重摻雜硅單晶材料，姑且代之以現有的普通低電阻率硅單晶，如此做法雖然不能直接滿足V_B設計所要求的第一因素條件，但是我們卻能通過本發明制備一個P⁺N⁺結獨特結構，設法使硅PN結中心附近的半導體摻雜濃度N(x)達到超低V_B對硅中摻雜濃度的要求，于是順當地解決了上述硅中特別重摻雜之疑難問題。至此，硅二極管中本征區不復存在亦無關緊要了，因為P⁺N⁺結一旦形成，即自動建立起空間電荷層，而有了空間電荷層，硅PN結就能承受相應的V_B，參見圖3。

在此將硅P⁺N⁺結空間電荷層的形成過程敘述如下：當向N型硅單晶片的正、反表面同步分別擴散入P⁺型半導體雜質硼和N⁺型半導體雜質磷，并使P⁺型和N⁺型兩擴散區穿越N型硅本征區后對接會合的瞬間開始，P⁺型擴散區里的部分多數載流子——“空穴”，便與N⁺型擴散區里的部分多數載流子——“自由電子”在兩擴散區的交界面處相遇，發生相遇的空穴與自由電子隨即一一成對消失，空穴帶單位正電荷，自由電子帶單位負電荷，于是在這兩種載流子相互補償過程中，P⁺型和N⁺型兩雜質擴散區的交界面附近立即形成一個攜帶正、負固定電荷的區域——空間電荷層。空間電荷層的負電荷側聚集有大量硼離子，空間電荷層的正電荷側聚集有大量磷離子，空間電荷層內立即自動建立起電場E，參見圖3。于是載流子沿雜質濃度梯度方向的擴散運動與載流子在自建電場作用下的漂移運動兩者之間最終趨于平衡，此即為平衡PN結。在外加電壓的作用下，PN結具備正向導通電流，反向阻斷電流的功能。當反向電壓V_B達到一定值時，PN結將發生反向電流劇增的雪崩擊穿現象。

以下即以單邊突變PN⁺結為模型，對結中心靠P⁺側的雜質濃度Na(x_j)與P⁺N⁺結的耐壓V_B之間的關系作一個近似分析。據經(jing)驗(yan)公式

式中，ε_r＝11.9，為硅的介電常數；ε_o＝8.854е^-12F/M,為真空介電常數；q＝1.602×10^-19庫侖,為電子電量；Ё＝6×10⁵V個原子/cm,為硅的臨界雪崩擊穿電場強度；V_B的單位是伏特。

由此可知，調控Na(x_j)即能改變V_B，當P⁺側的雜質濃度Na(x_j)＝1.3×10¹⁷個原子/cm³時，V_B約為10伏特。本結論(lun)僅供器件(jian)設(she)計時參考。

本發明有(you)助于(yu)解決低壓硅(gui)(gui)(gui)二極(ji)管之專用硅(gui)(gui)(gui)單晶材(cai)料成本高(gao)的問(wen)題(ti)，靈(ling)活(huo)選用硅(gui)(gui)(gui)單晶材(cai)料的規(gui)格，簡化工藝(yi)流程，有(you)效(xiao)(xiao)縮(suo)短生(sheng)產周期，提高(gao)產品性價(jia)比，產品應用范圍廣(guang)，具有(you)顯著經濟(ji)效(xiao)(xiao)益。

附圖說明

圖1為P⁺N⁺型低壓硅二極管制造工(gong)藝流程圖；

圖2為(wei)P+N+型(xing)低壓硅二極管的P+N+結擴散雜質(zhi)分布(bu)圖；

圖3為P+N+型低壓硅二極(ji)管的P+N+結空間電荷分布(bu)圖。

具體實施方式

本發明的P⁺N⁺型(xing)低(di)壓(ya)硅(gui)(gui)二極管解決了生產專用硅(gui)(gui)單晶材料制備難以及成本高的問題，克服當前普(pu)通低(di)壓(ya)硅(gui)(gui)二極管制造(zao)技術方面(mian)存在之不足，下面(mian)結合附(fu)圖和(he)具體實施方式對本發明做進一步闡述(shu)和(he)說明。

實施例1

本實施例中，去本征區P⁺N⁺型低壓硅(gui)二極管(guan)的制備方法的步驟(zou)如下：

1)在N型硅單晶片的正、反兩表面同步分別擴散入P⁺型半導體雜質硼和N⁺型半導體雜質磷，并使P⁺型雜質擴散區和N⁺型雜質擴散區穿越N型硅本征區后對接會合，得到去硅本征區P⁺N⁺型硅擴散片，擴散時間為30小時，擴散溫度為1280℃，P⁺和N⁺型雜質表面濃度為10²¹個原子/cm³，N型硅單晶片的厚度為200um，電阻率為0.01Ω·cm；同步擴散P⁺型半導體雜質硼B30和N⁺型半導體(ti)雜(za)質磷(lin)P90均采用固態紙源；

2)在P⁺N⁺型硅擴散片的正(zheng)、反(fan)兩表面(mian)鍍(du)上鎳(nie)層；

3)將P⁺N⁺型硅擴(kuo)散片(pian)鋸(ju)切(qie)成低壓硅二極管芯片(pian)；

4)將低壓硅(gui)二極管芯(xin)片(pian)與封裝底座焊接(jie)，再經(jing)過(guo)臺(tai)面鈍化和(he)壓模成(cheng)型，封裝成(cheng)低壓硅(gui)二極管。

實施例2

本實施例中，去本征區P⁺N⁺型低壓(ya)硅二(er)極管的制備方法的步驟(zou)如下：

1)在N型硅單晶片的正、反兩表面同步分別擴散入P⁺型半導體雜質硼和N⁺型半導體雜質磷，并使P⁺型雜質擴散區和N⁺型雜質擴散區穿越N型硅本征區后對接會合，得到去硅本征區P⁺N⁺型硅擴散片，擴散時間為35小時，擴散溫度為1270℃，P⁺和N⁺型雜質表面濃度為10²⁰個原子/cm³，N型硅單晶片的厚度為180um，電阻率為0.02Ω·cm；同步擴散P⁺型半導體雜質硼B20和N⁺型半導體雜質磷P40均(jun)采用固態紙源；

2)在P⁺N⁺型(xing)硅(gui)擴散片的正、反兩表(biao)面鍍上鎳層；

3)將P⁺N⁺型(xing)硅(gui)擴散片(pian)鋸切成低壓硅(gui)二極(ji)管芯(xin)片(pian)；

4)將(jiang)低壓(ya)硅二極管(guan)(guan)芯片與封(feng)裝底(di)座焊(han)接，再經過(guo)臺面鈍化和壓(ya)模成型，封(feng)裝成低壓(ya)硅二極管(guan)(guan)。

實施例3

本實施例中，去本征區P⁺N⁺型(xing)低(di)壓(ya)硅二極管的制備方法的步(bu)驟如(ru)下：

1)在N型硅單晶片的正、反兩表面同步分別擴散入P⁺型半導體雜質硼和N⁺型半導體雜質磷，并使P⁺型雜質擴散區和N⁺型雜質擴散區穿越N型硅本征區后對接會合，得到去硅本征區P⁺N⁺型硅擴散片，擴散時間為33小時，擴散溫度為1275℃，P⁺和N⁺型雜質表面濃度為5×10²⁰個原子/cm³，N型硅單晶片的厚度為190um，電阻率為0.015Ω·cm；同步擴散P⁺型半導體雜質硼B30和N⁺型半導體雜質磷P70均采用固(gu)態紙(zhi)源；

2)在P⁺N⁺型硅擴散(san)片的正、反兩表面(mian)鍍上鎳層；

3)將P⁺N⁺型硅擴(kuo)散片(pian)鋸(ju)切成低(di)壓硅二極管芯片(pian)；

4)將低(di)壓(ya)硅二極(ji)管芯片與封裝(zhuang)底(di)座焊接，再經過(guo)臺面鈍化和壓(ya)模成型，封裝(zhuang)成低(di)壓(ya)硅二極(ji)管。

以(yi)(yi)上所述的實施例只是(shi)本發(fa)明(ming)的一種較佳(jia)的方(fang)案(an)，然其(qi)并非用以(yi)(yi)限制(zhi)本發(fa)明(ming)。有關技術(shu)領域的普通(tong)技術(shu)人員，在(zai)(zai)不脫離本發(fa)明(ming)的精(jing)神和(he)范圍的情(qing)況下，還可(ke)以(yi)(yi)做(zuo)出各種變(bian)化和(he)變(bian)型。比(bi)如，固態(tai)紙源可(ke)以(yi)(yi)采(cai)用液態(tai)噴、涂(tu)源，電阻率也可(ke)以(yi)(yi)適當大于(yu)本發(fa)明(ming)所限定(ding)的范圍。因(yin)此(ci)凡采(cai)取等同替(ti)換或等效(xiao)變(bian)換的方(fang)式所獲得的技術(shu)方(fang)案(an)，均落(luo)在(zai)(zai)本發(fa)明(ming)的保護(hu)范圍內。