本發明創造涉及(ji)一種(zhong)NPN結構(gou)，尤其涉及(ji)一種(zhong)用于(yu)ESD保(bao)護的(de)雙向縱(zong)向NPN結構(gou)。

背景技術：

NPN是十(shi)分有(you)效的(de)(de) ESD 保(bao)(bao)(bao)(bao)護(hu)器件(jian)，由于(yu)其維持電壓很(hen)低(di)，所以能夠承受很(hen)高的(de)(de)ESD電流。一(yi)般NPN器件(jian)為(wei)單方(fang)(fang)向(xiang)ESD 保(bao)(bao)(bao)(bao)護(hu)器件(jian)，NPN器件(jian)的(de)(de)另(ling)外一(yi)個方(fang)(fang)向(xiang)的(de)(de)ESD保(bao)(bao)(bao)(bao)護(hu)由寄(ji)生二(er)極管(guan)(guan)或者(zhe)并聯一(yi)個二(er)極管(guan)(guan)來(lai)完成(cheng)。采用額外的(de)(de)二(er)極管(guan)(guan)來(lai)進(jin)行另(ling)外一(yi)個方(fang)(fang)向(xiang)的(de)(de)ESD保(bao)(bao)(bao)(bao)護(hu)，會(hui)增大版圖面積。然而，在一(yi)些IO有(you)負(fu)電壓的(de)(de)電路中，如果IO電壓低(di)于(yu)-0.7V,GND電壓為(wei)0V，采用二(er)極管(guan)(guan)進(jin)行反方(fang)(fang)向(xiang)保(bao)(bao)(bao)(bao)護(hu)，二(er)極管(guan)(guan)在電路正常工作時就會(hui)導通(tong)，產生漏電，必須采用雙向(xiang)NPN結構進(jin)行保(bao)(bao)(bao)(bao)護(hu)。

技術實現要素：

為了(le)(le)解決上(shang)(shang)(shang)述技術(shu)問題，本(ben)發明創(chuang)造提供了(le)(le)一(yi)(yi)種(zhong)用(yong)于ESD保護的(de)雙(shuang)(shuang)向縱向NPN結構，在P型襯(chen)底上(shang)(shang)(shang)設(she)有(you)DNW阱(jing)(jing)，在DNW阱(jing)(jing)兩邊設(she)有(you)NWell阱(jing)(jing)，中間設(she)有(you)PWell阱(jing)(jing)；一(yi)(yi)側的(de)NWell阱(jing)(jing)上(shang)(shang)(shang)部向上(shang)(shang)(shang)依次設(she)有(you)PESD區(qu)(qu)(qu)域(yu)和第一(yi)(yi)N+注入區(qu)(qu)(qu)，另(ling)一(yi)(yi)側的(de)NWell阱(jing)(jing)上(shang)(shang)(shang)部向上(shang)(shang)(shang)依次設(she)有(you)PESD區(qu)(qu)(qu)域(yu)和第二N+注入區(qu)(qu)(qu)；PWell阱(jing)(jing)上(shang)(shang)(shang)部，在PESD區(qu)(qu)(qu)域(yu)和第一(yi)(yi)N+注入區(qu)(qu)(qu)與PESD區(qu)(qu)(qu)域(yu)和第二N+注入區(qu)(qu)(qu)之(zhi)間，設(she)有(you)STI區(qu)(qu)(qu)域(yu)。通過(guo)上(shang)(shang)(shang)述結構，解決了(le)(le)現有(you)技術(shu)中存在的(de)一(yi)(yi)般(ban)NPN器件只能提供單方向的(de)ESD保護，當(dang)需(xu)要雙(shuang)(shuang)向保護時，需(xu)要額外的(de)二極管進行另(ling)外一(yi)(yi)個方向的(de)ESD保護，增大了(le)(le)版圖面積的(de)技術(shu)問題。

為了實(shi)現上述(shu)目的(de)，本發明創造采用(yong)的(de)技(ji)術方案是：一種(zhong)用(yong)于(yu)(yu)ESD保護的(de)雙向(xiang)縱向(xiang)NPN結(jie)構，包括有(you)P型襯底(di)，其特征在于(yu)(yu)：在P型襯底(di)上設(she)有(you)DNW阱(jing)，在DNW阱(jing)兩邊設(she)有(you)NWell阱(jing)，中間設(she)有(you)PWell阱(jing)；

一(yi)側的(de)NWell阱(jing)上部向上依次(ci)設(she)有(you)PESD區(qu)域和(he)第一(yi)N+注(zhu)入區(qu)，另(ling)一(yi)側的(de)NWell阱(jing)上部向上依次(ci)設(she)有(you)PESD區(qu)域和(he)第二(er)N+注(zhu)入區(qu)；

PWell阱(jing)上部，在PESD區(qu)(qu)域(yu)和第一N+注(zhu)入區(qu)(qu)與PESD區(qu)(qu)域(yu)和第二N+注(zhu)入區(qu)(qu)之(zhi)間，設有(you)STI區(qu)(qu)域(yu)。

從(cong)所述的第(di)(di)一N+注(zhu)入(ru)區(qu)(qu)依次(ci)到其(qi)下部的PESD區(qu)(qu)域(yu)、NWell阱、DNW阱、NWell阱、另一側的PESD區(qu)(qu)域(yu)，第(di)(di)二N+注(zhu)入(ru)區(qu)(qu)構(gou)(gou)成(cheng)正向ESD電流泄(xie)放路(lu)徑NPN2；從(cong)第(di)(di)二N+注(zhu)入(ru)區(qu)(qu)依次(ci)到其(qi)下部的ESD區(qu)(qu)域(yu)、NWell阱、DNW阱、NWell阱一側的PESD區(qu)(qu)域(yu)，第(di)(di)一N+注(zhu)入(ru)區(qu)(qu)構(gou)(gou)成(cheng)反向ESD電流泄(xie)放路(lu)徑NPN1。

所述(shu)的(de)NPN1與(yu)NPN2的(de)通路長度(du)一致，且為對稱性的(de)結構(gou)。

所述(shu)的PESD區域是(shi)一層P型(xing)ESD注入(ru)層，用于減小NPN的觸發電壓。

本發明創造(zao)的有(you)(you)(you)(you)益效果(guo)在于：本發明通(tong)過(guo)在P型襯底上設(she)有(you)(you)(you)(you)DNW阱(jing)(jing)，在DNW阱(jing)(jing)兩邊設(she)有(you)(you)(you)(you)NWell阱(jing)(jing)，中間(jian)設(she)有(you)(you)(you)(you)PWell阱(jing)(jing)；一側的NWell阱(jing)(jing)上部(bu)(bu)向(xiang)上依次設(she)有(you)(you)(you)(you)PESD區(qu)域和(he)(he)第一N+注入(ru)區(qu)，另(ling)一側的NWell阱(jing)(jing)上部(bu)(bu)向(xiang)上依次設(she)有(you)(you)(you)(you)PESD區(qu)域和(he)(he)第二N+注入(ru)區(qu)；PWell阱(jing)(jing)上部(bu)(bu)，在PESD區(qu)域和(he)(he)第一N+注入(ru)區(qu)與PESD區(qu)域和(he)(he)第二N+注入(ru)區(qu)之間(jian)，設(she)有(you)(you)(you)(you)STI區(qu)域。本發明通(tong)過(guo)上述結構，提供了(le)一種用于ESD保(bao)護的雙向(xiang)縱向(xiang)NPN結構，且不需要增(zeng)加額(e)外的二極管，減(jian)小(xiao)了(le)版(ban)圖面積(ji)。

附圖說明

圖1：為現有的單向NPN ESD保護結構。

圖(tu)2：為本(ben)發明創造結構(gou)示意(yi)圖(tu)。

圖3：為本(ben)發明創造結構TLP測試結果(guo)示意圖。

具體實施方式

一種用(yong)于ESD保護的雙向(xiang)縱向(xiang)NPN結構(gou)，包括有P型(xing)襯(chen)(chen)底1，其(qi)結構(gou)為(wei)：在(zai)P型(xing)襯(chen)(chen)底上(shang)(shang)設(she)(she)(she)有DNW阱(jing)(jing)2，在(zai)DNW阱(jing)(jing)2兩邊設(she)(she)(she)有NWell阱(jing)(jing)3，中間(jian)設(she)(she)(she)有PWell阱(jing)(jing)4；一側(ce)的NWell阱(jing)(jing)3上(shang)(shang)部向(xiang)上(shang)(shang)依次設(she)(she)(she)有PESD區(qu)域(yu)5和(he)(he)第(di)一N+注入(ru)(ru)區(qu)6，另一側(ce)的NWell阱(jing)(jing)3上(shang)(shang)部向(xiang)上(shang)(shang)依次設(she)(she)(she)有PESD區(qu)域(yu)5和(he)(he)第(di)二N+注入(ru)(ru)區(qu)7；PWell阱(jing)(jing)4上(shang)(shang)部，在(zai)PESD區(qu)域(yu)5和(he)(he)第(di)一N+注入(ru)(ru)區(qu)6與PESD區(qu)域(yu)5和(he)(he)第(di)二N+注入(ru)(ru)區(qu)7之間(jian)，設(she)(she)(she)有STI區(qu)域(yu)8，在(zai)NWell阱(jing)(jing)3的上(shang)(shang)部外側(ce)也設(she)(she)(she)置有STI區(qu)域(yu)8，同時起到隔離(li)作用(yong)。

第一N+注入區6形(xing)成T1端(duan)口，第二N+注入區7形(xing)成T2端(duan)口。

從第一N+注(zhu)入(ru)區6依次到其下部的PESD區域5、NWell阱3、DNW阱2、NWell阱3、另一側的PESD區域5，第二N+注(zhu)入(ru)區7構成正向ESD電流泄(xie)放路(lu)徑NPN2。

從第二N+注入區7依次到其(qi)下部的ESD區域5、NWell阱(jing)3、DNW阱(jing)2、NWell阱(jing)3一側(ce)的PESD區域5，第一N+注入區6構(gou)成反向ESD電流泄放(fang)路徑(jing)NPN1。

所述的NPN1與NPN2的通(tong)路(lu)長度(du)一(yi)致，一(yi)致的通(tong)道長度(du)保證NPN1與NPN2的特性一(yi)樣(yang)，有(you)相(xiang)同的觸發電(dian)壓(ya)和維護(hu)電(dian)壓(ya)。采用為(wei)對稱性的結構，使(shi)ESD電(dian)流泄(xie)放(fang)更均勻(yun)。NPN1和NPN2通(tong)路(lu)是(shi)對稱的NPN通(tong)路(lu)。

所(suo)述的(de)(de)PESD區域5是一層(ceng)P型ESD注入(ru)層(ceng)，且為比較薄的(de)(de)P型ESD注入(ru)層(ceng)，在(zai)0.5um尺寸下的(de)(de)CMOS半導體工藝(yi)中都存在(zai)，利用PESD區域5可以減(jian)小NPN的(de)(de)觸發(fa)電壓(ya)。

圖3是雙向NPN結構的(de)TLP測試結果，觸發(fa)電(dian)壓小于(yu)9V，維持電(dian)壓大于(yu)4V，It2大于(yu)1.4A，此結構適合(he)于(yu)45nm，65nm，90nm，0.13um，0.35um工藝中2.5V和3.3V的(de)IO ESD保(bao)護。