本發明涉及(ji)半導體制(zhi)(zhi)造技術領域，特(te)別涉及(ji)一種浮柵(zha)生成方(fang)法(fa)、閃存浮柵(zha)生成方(fang)法(fa)及(ji)閃存制(zhi)(zhi)造方(fang)法(fa)。

背景技術：

現有閃存(cun)制(zhi)造(zao)工藝在(zai)(zai)存(cun)儲區(qu)形(xing)成(cheng)(cheng)浮(fu)柵(zha)的(de)具體制(zhi)程為：在(zai)(zai)存(cun)儲區(qu)已生成(cheng)(cheng)淺(qian)槽(cao)隔(ge)離(li)的(de)襯底上(shang)沉積(ji)生成(cheng)(cheng)多晶硅(gui)(gui)層(ceng)，再(zai)由(you)化學(xue)機械研(yan)磨的(de)方式去除(chu)多晶硅(gui)(gui)層(ceng)，直至多晶硅(gui)(gui)層(ceng)在(zai)(zai)存(cun)儲區(qu)被淺(qian)槽(cao)隔(ge)離(li)分離(li)形(xing)成(cheng)(cheng)柵(zha)格(ge)，然后對(dui)多晶硅(gui)(gui)層(ceng)進行離(li)子注入，最后去除(chu)外圍電路區(qu)的(de)多晶硅(gui)(gui)層(ceng)，從而在(zai)(zai)存(cun)儲區(qu)形(xing)成(cheng)(cheng)浮(fu)柵(zha)。

但是(shi)由(you)于外圍電(dian)路(lu)區(qu)(qu)淺(qian)槽隔離少于存(cun)儲區(qu)(qu)淺(qian)槽隔離，導(dao)致化學機械(xie)研(yan)磨(mo)時，研(yan)磨(mo)速(su)率存(cun)儲區(qu)(qu)低于外圍電(dian)路(lu)區(qu)(qu)，存(cun)儲區(qu)(qu)和(he)外圍電(dian)路(lu)區(qu)(qu)剩余的(de)(de)多(duo)晶(jing)(jing)(jing)硅(gui)(gui)層的(de)(de)厚度存(cun)在(zai)臺階差(cha)；當存(cun)儲區(qu)(qu)多(duo)晶(jing)(jing)(jing)硅(gui)(gui)層厚度滿足浮柵要求時，外圍電(dian)路(lu)區(qu)(qu)多(duo)晶(jing)(jing)(jing)硅(gui)(gui)層過薄(bo)；過薄(bo)的(de)(de)外圍電(dian)路(lu)區(qu)(qu)多(duo)晶(jing)(jing)(jing)硅(gui)(gui)層在(zai)去(qu)除時，容易(yi)導(dao)致襯底有源區(qu)(qu)硅(gui)(gui)的(de)(de)損傷，從而導(dao)致閃存(cun)器件無法正(zheng)常開啟，甚至失(shi)效。

技術實現要素：

本發明目的(de)是(shi)提(ti)供一種浮(fu)柵(zha)(zha)生成(cheng)(cheng)方法(fa)、閃存浮(fu)柵(zha)(zha)生成(cheng)(cheng)方法(fa)及閃存制造方法(fa)，解(jie)決現有技(ji)術中存在(zai)的(de)上述問題。

本發明解(jie)決上述技術問題的技術方(fang)案(an)如下：

一種(zhong)浮柵生成(cheng)方法，包括如下步驟：

步驟1，在襯底待生(sheng)(sheng)成浮柵區生(sheng)(sheng)成隔離；

步驟2，在襯底上沉積生(sheng)成多晶硅層(ceng)；所述多晶硅層(ceng)包(bao)括待生(sheng)成浮(fu)柵(zha)區(qu)多晶硅層(ceng)和(he)非生(sheng)成浮(fu)柵(zha)區(qu)多晶硅層(ceng)；

步驟3，對所述(shu)待生成浮柵(zha)區多(duo)晶(jing)硅(gui)層(ceng)進行離子注入，以改變所述(shu)待生成浮柵(zha)區多(duo)晶(jing)硅(gui)層(ceng)的結晶(jing)狀(zhuang)態；

步驟4，對(dui)多(duo)晶(jing)硅(gui)層進行化學機械研磨(mo)，直至所述(shu)待生成浮(fu)柵區(qu)多(duo)晶(jing)硅(gui)層被所述(shu)隔(ge)離分離，以形成柵格；

步驟(zou)5，去除所述非生成(cheng)浮柵(zha)區(qu)多晶硅層，以形成(cheng)浮柵(zha)。

本發明的(de)有(you)益效果是：將現有(you)浮(fu)(fu)柵(zha)(zha)(zha)生(sheng)成(cheng)(cheng)(cheng)方(fang)式(shi)中的(de)離(li)(li)子(zi)(zi)注(zhu)(zhu)入(ru)(ru)進(jin)(jin)程提到化(hua)學機械研(yan)(yan)(yan)磨進(jin)(jin)程之前，并且(qie)僅(jin)對(dui)待生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層進(jin)(jin)行離(li)(li)子(zi)(zi)注(zhu)(zhu)入(ru)(ru)；由(you)于(yu)待生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層的(de)結晶(jing)(jing)(jing)狀態被破壞，從(cong)而提高化(hua)學機械研(yan)(yan)(yan)磨中待生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層的(de)研(yan)(yan)(yan)磨速(su)率，進(jin)(jin)而彌補由(you)于(yu)待生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層中存(cun)在隔(ge)離(li)(li)所降低(di)的(de)研(yan)(yan)(yan)磨速(su)率，保證待生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層的(de)研(yan)(yan)(yan)磨速(su)率不低(di)于(yu)非生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層的(de)研(yan)(yan)(yan)磨速(su)率；進(jin)(jin)一步保證待生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層的(de)厚(hou)度滿(man)足浮(fu)(fu)柵(zha)(zha)(zha)要求(qiu)時(shi)，非生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層具有(you)一定厚(hou)度；避免去除此非生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層的(de)過程中損傷襯(chen)底(di)，導(dao)致生(sheng)成(cheng)(cheng)(cheng)的(de)器件無法正常開啟或失效；且(qie)有(you)效避免了現有(you)生(sheng)成(cheng)(cheng)(cheng)方(fang)式(shi)中化(hua)學機械研(yan)(yan)(yan)磨后再(zai)完成(cheng)(cheng)(cheng)待生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層離(li)(li)子(zi)(zi)注(zhu)(zhu)入(ru)(ru)，在離(li)(li)子(zi)(zi)注(zhu)(zhu)入(ru)(ru)進(jin)(jin)程中，由(you)于(yu)非生(sheng)成(cheng)(cheng)(cheng)浮(fu)(fu)柵(zha)(zha)(zha)區(qu)多(duo)(duo)(duo)晶(jing)(jing)(jing)硅(gui)(gui)(gui)層過薄，如(ru)未對(dui)此部(bu)分(fen)采取保護措施，離(li)(li)子(zi)(zi)注(zhu)(zhu)入(ru)(ru)會影響襯(chen)底(di)的(de)可能。

在(zai)上述(shu)技術(shu)方案的基(ji)礎上，本(ben)發(fa)明(ming)還可以做如(ru)下改(gai)進(jin)。

進(jin)一步，所(suo)(suo)述(shu)步驟(zou)3包括，在所(suo)(suo)述(shu)多晶(jing)硅(gui)(gui)層上涂(tu)覆光(guang)(guang)刻(ke)膠，光(guang)(guang)刻(ke)去除(chu)所(suo)(suo)述(shu)待(dai)生(sheng)(sheng)成浮柵(zha)區(qu)多晶(jing)硅(gui)(gui)層上的光(guang)(guang)刻(ke)膠，保留(liu)所(suo)(suo)述(shu)非生(sheng)(sheng)成浮柵(zha)區(qu)多晶(jing)硅(gui)(gui)層上的光(guang)(guang)刻(ke)膠，以保留(liu)的光(guang)(guang)刻(ke)膠為掩(yan)膜對所(suo)(suo)述(shu)多晶(jing)硅(gui)(gui)層進(jin)行離子注入，以改變所(suo)(suo)述(shu)待(dai)生(sheng)(sheng)成浮柵(zha)區(qu)多晶(jing)硅(gui)(gui)層的結晶(jing)狀(zhuang)態。

采用(yong)上述(shu)進一(yi)步方案的(de)(de)有益效果(guo)是，將(jiang)光(guang)刻膠與光(guang)刻相結合，在(zai)非(fei)生成浮柵區多晶硅層上生成離(li)子(zi)注入(ru)過程中所需(xu)的(de)(de)掩膜，保證非(fei)生成浮柵區多晶硅層不受(shou)離(li)子(zi)注入(ru)的(de)(de)影響(xiang)，工(gong)藝簡單可行。

進一(yi)步，所述離子注入為垂直于所述多(duo)晶硅層上表(biao)面的離子注入。

采用(yong)上述進一步方案的(de)有(you)益效(xiao)果是，保證離子(zi)注入(ru)在待生(sheng)成浮柵區多(duo)(duo)晶(jing)硅層的(de)均勻性，且不會影響(xiang)到(dao)非生(sheng)成浮柵區多(duo)(duo)晶(jing)硅層。

進(jin)(jin)一(yi)步，所(suo)述步驟(zou)3還包括，進(jin)(jin)行離子注入后，去除所(suo)述保留的光(guang)刻膠。

采用上述進一(yi)步(bu)方案的有益效果(guo)是，避免(mian)光刻膠(jiao)對化(hua)學機械(xie)研(yan)磨的影響。

進一步，所述化學機械研磨使用SiO₂基研磨液或CeO₂基研磨液。

本發明(ming)的另一技術(shu)方案如下：

一種(zhong)閃存(cun)浮(fu)柵生成(cheng)方(fang)法，采用上述一種(zhong)浮(fu)柵生成(cheng)方(fang)法，所述隔(ge)離為淺槽(cao)隔(ge)離。

本發明的有益效果是：避免(mian)閃存(cun)浮柵生成過(guo)程中損傷襯底，導致(zhi)生成的閃存(cun)無(wu)法正常開啟或(huo)失效。

在(zai)上述技(ji)術方案的基礎上，本發明還可(ke)以做(zuo)如下(xia)改進。

進一步，所述(shu)離子(zi)注入(ru)中注入(ru)的(de)離子(zi)為磷離子(zi)。

本發明的(de)另(ling)一技術方(fang)案如(ru)下：

一種閃(shan)(shan)存(cun)制造(zao)方法，采用上述一種閃(shan)(shan)存(cun)浮柵生(sheng)成方法，在待(dai)制造(zao)閃(shan)(shan)存(cun)的(de)存(cun)儲區(qu)生(sheng)成浮柵。

本發明的(de)有益效(xiao)果是(shi)：避免在閃存(cun)的(de)存(cun)儲(chu)區生(sheng)成浮柵過程中損(sun)傷(shang)襯底，導致生(sheng)成的(de)閃存(cun)無法正常開啟或失(shi)效(xiao)。

在上述技術方案(an)的基礎上，本(ben)發明(ming)還可以(yi)做(zuo)如(ru)下改進。

進一步，外圍電路區(qu)所需的(de)淺槽隔離與所述存(cun)儲(chu)區(qu)的(de)淺槽隔離同(tong)時生成。

采用上述進一步方(fang)案的(de)(de)(de)有益效果是，離子注入(ru)進程在化學(xue)機(ji)械(xie)研(yan)磨進程之前，未(wei)經化學(xue)機(ji)械(xie)研(yan)磨的(de)(de)(de)外圍(wei)電(dian)路區(qu)多晶硅層，能夠防止離子注入(ru)對外圍(wei)電(dian)路區(qu)襯(chen)底(di)和淺(qian)(qian)槽隔離的(de)(de)(de)影響(xiang)；故外圍(wei)電(dian)路區(qu)所(suo)需的(de)(de)(de)淺(qian)(qian)槽隔離與所(suo)述存(cun)(cun)儲區(qu)的(de)(de)(de)淺(qian)(qian)槽隔離可同時生成，簡化閃存(cun)(cun)制造流程。

附圖說明

圖1為本(ben)發明方(fang)法(fa)流程(cheng)圖；

圖2為(wei)本發明隔離(li)生成結構示意圖；

圖3為本發明多晶硅層生成結構示意圖；

圖4為本發明光刻膠生(sheng)成結構示意圖；

圖5為本發明離子注入結構(gou)示意圖；

圖6為(wei)本發明化(hua)學機(ji)械研磨結構示意(yi)圖；

圖7為本(ben)發明浮柵生成結構示(shi)意圖。

附圖中(zhong)，各標號(hao)所代表(biao)的部件列(lie)表(biao)如下：

1、襯底(di)，11、待(dai)生(sheng)(sheng)成(cheng)浮(fu)(fu)柵區(qu)，12、非(fei)生(sheng)(sheng)成(cheng)浮(fu)(fu)柵區(qu)，2、隔離，3、多晶硅層(ceng)，31、待(dai)生(sheng)(sheng)成(cheng)浮(fu)(fu)柵區(qu)多晶硅層(ceng)，32、非(fei)生(sheng)(sheng)成(cheng)浮(fu)(fu)柵區(qu)多晶硅層(ceng)，4、光刻膠，5、淺(qian)槽隔離。

具體實施方式

以下結(jie)合(he)附圖對(dui)本發(fa)明(ming)的(de)原理和特征進行描述，所(suo)舉實例只用(yong)于解釋本發(fa)明(ming)，并非用(yong)于限定本發(fa)明(ming)的(de)范(fan)圍。

如圖1所示，一種浮柵生成方法，包括如下步驟：

步驟1，如(ru)圖2所(suo)示，在襯底1待(dai)生成(cheng)浮柵區11生成(cheng)隔離2；

步驟(zou)2，如(ru)圖3所示，在襯底1上沉積生(sheng)成(cheng)多晶(jing)(jing)硅(gui)層(ceng)3；所述多晶(jing)(jing)硅(gui)層(ceng)3包括待生(sheng)成(cheng)浮柵(zha)區多晶(jing)(jing)硅(gui)層(ceng)31和(he)非(fei)生(sheng)成(cheng)浮柵(zha)區多晶(jing)(jing)硅(gui)層(ceng)32；

步(bu)驟3，對所述(shu)待(dai)生(sheng)成浮柵區多晶(jing)(jing)硅層(ceng)(ceng)進(jin)行離子注入，以改變(bian)所述(shu)待(dai)生(sheng)成浮柵區多晶(jing)(jing)硅層(ceng)(ceng)31的結(jie)晶(jing)(jing)狀態；

所述(shu)(shu)步驟3包(bao)括，如(ru)(ru)圖4所示，在所述(shu)(shu)多(duo)晶(jing)硅(gui)層(ceng)(ceng)3上(shang)(shang)(shang)涂覆(fu)光刻(ke)膠4；如(ru)(ru)圖5所示，光刻(ke)去除所述(shu)(shu)待(dai)生(sheng)成浮(fu)柵區(qu)多(duo)晶(jing)硅(gui)層(ceng)(ceng)31上(shang)(shang)(shang)的(de)光刻(ke)膠4，保留所述(shu)(shu)非生(sheng)成浮(fu)柵區(qu)多(duo)晶(jing)硅(gui)層(ceng)(ceng)32上(shang)(shang)(shang)的(de)光刻(ke)膠4，以保留的(de)光刻(ke)膠4為掩膜對所述(shu)(shu)多(duo)晶(jing)硅(gui)層(ceng)(ceng)3進(jin)行離子(zi)注入，以改變所述(shu)(shu)待(dai)生(sheng)成浮(fu)柵區(qu)多(duo)晶(jing)硅(gui)層(ceng)(ceng)31的(de)結(jie)晶(jing)狀態，其(qi)中，如(ru)(ru)圖5中箭頭所示，所述(shu)(shu)離子(zi)注入為垂直于所述(shu)(shu)多(duo)晶(jing)硅(gui)層(ceng)(ceng)3上(shang)(shang)(shang)表(biao)面的(de)離子(zi)注入。

所述步驟3還包(bao)括，進(jin)行離(li)子注入(ru)后，去除(chu)所述保(bao)留的光刻膠(jiao)4。

步驟4，如圖6所示，對多晶硅層3進行化學機械研磨，直至所述待生成浮柵區多晶硅層31被所述隔離2分離，以形成柵格；其中，所述化學機械研磨使用S iO₂基研磨液或CeO₂基研磨液。

步驟5，如圖(tu)7所(suo)示，去除所(suo)述非生(sheng)成浮(fu)柵區多晶硅層(ceng)32；剩余的被隔離2分離成柵格的待生(sheng)成浮(fu)柵區多晶硅層(ceng)31，即(ji)為所(suo)需生(sheng)成的浮(fu)柵。

一種(zhong)閃(shan)存浮柵生成(cheng)方法(fa)(fa)，采(cai)用(yong)上述一種(zhong)浮柵生成(cheng)方法(fa)(fa)，所(suo)(suo)述隔(ge)離(li)2為(wei)淺槽隔(ge)離(li)；所(suo)(suo)述離(li)子(zi)(zi)注入中注入的離(li)子(zi)(zi)為(wei)磷(lin)離(li)子(zi)(zi)。

如(ru)圖(tu)2所示，一種(zhong)閃存制(zhi)(zhi)造方(fang)法，采用上述一種(zhong)閃存浮(fu)柵生(sheng)(sheng)成(cheng)(cheng)方(fang)法，在待制(zhi)(zhi)造閃存的存儲區即(ji)(ji)待生(sheng)(sheng)成(cheng)(cheng)浮(fu)柵區11生(sheng)(sheng)成(cheng)(cheng)浮(fu)柵。外圍電(dian)路區即(ji)(ji)非(fei)生(sheng)(sheng)成(cheng)(cheng)浮(fu)柵區12所需的淺槽隔(ge)離5和(he)存儲區的淺槽隔(ge)離即(ji)(ji)隔(ge)離2同時生(sheng)(sheng)成(cheng)(cheng)，簡化閃存制(zhi)(zhi)造流程。

以上所述(shu)僅(jin)為本發明(ming)的較佳實(shi)施例，并不用以限制本發明(ming)，凡在本發明(ming)的精神和原則之內，所作的任(ren)何(he)修改、等同(tong)替換、改進等，均應包含(han)在本發明(ming)的保護范(fan)圍之內。