Nor型閃存結構及其制造方法
【專利摘要】本發明提供了一種NOR型閃存結構及其制造方法。NOR型閃存結構包括：布置在襯底上的二氧化硅層以及布置在二氧化硅層上的柵極結構；其中，所述柵極結構包括分別布置在字線結構兩側通過二氧化硅與字線結構隔離的兩個疊柵結構；而且其中，每個疊柵結構包括自下而上通過二氧化硅隔離的浮柵和控制柵極，其中浮柵的上表面朝著靠近字線結構的方向逐漸向上翹曲；而且控制柵極和字線結構的上部布置有硅化物；并且，在襯底表面內所述柵極結構兩側形成位線。
【專利說明】NOR型閃存結構及其制造方法

【技術領域】
[0001]本發明涉及半導體制造領域，更具體地說，本發明涉及一種NOR型閃存結構及其制造方法。

【背景技術】
[0002]現有的閃存結構中，由于浮柵沒有尖角(tip)，所以擦除時間長，效率低。而且由于現有的閃存結構中的控制柵極沒有硅化物，所以RC延遲較大。由此，希望能夠改善閃存結構的性能。


【發明內容】

[0003]本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠加快擦除時間并降低RC延遲的NOR型閃存結構及其制造方法。
[0004]為了實現上述技術目的，根據本發明的第一方面，提供了一種NOR型閃存結構，包括:布置在襯底上的二氧化硅層以及布置在二氧化硅層上的柵極結構；其中，所述柵極結構包括分別布置在字線結構兩側通過二氧化硅與字線結構隔離的兩個疊柵結構；而且其中，每個疊柵結構包括自下而上通過二氧化硅隔離的浮柵和控制柵極，其中浮柵的上表面朝著靠近字線結構的方向逐漸向上翹曲；而且控制柵極和字線結構的上部布置有硅化物；并且，在襯底表面內所述柵極結構兩側形成位線。
[0005]優選地，浮柵、控制柵極和字線結構的材料為多晶硅。
[0006]根據本發明優選實施例的NOR型閃存結構中浮柵的上表面朝著靠近字線結構的方向逐漸向上翹曲，從而形成尖角，改進了擦除效率；而且控制柵極上有硅化物，獲得更小的RC延遲；由此改進了器件性能。
[0007]根據本發明的第二方面，提供了一種NOR型閃存結構制造方法，包括依次執行的下述步驟:在襯底上依次形成二氧化硅層、多晶硅層和氮化硅層；針對氮化硅層進行光刻和刻蝕，從而形成氮化硅圖案；對氮化硅圖案暴露出來的多晶硅層部分各向同性刻蝕成弧狀，從而使得多晶硅層部分靠近氮化硅圖案的端部形成尖角；在氮化硅圖案上部及側壁以及多晶硅層部分上沉積二氧化硅隔離層；對二氧化硅隔離層進行刻蝕，僅留下氮化硅圖案側壁上的二氧化硅隔離側墻；在氮化硅圖案上部、二氧化硅隔離側墻側部以及多晶硅層部分上沉積二氧化硅材料；在二氧化硅材料上沉積控制柵極覆蓋層；對控制柵極覆蓋層進行刻蝕，僅留下二氧化硅材料側壁上的控制柵極側墻；對整體結構進行刻蝕，從而刻蝕掉氮化硅圖案上部的二氧化硅材料以及控制柵極側墻之間的二氧化硅材料，進一步刻蝕暴露出的控制柵極側墻之間的多晶硅層以形成浮柵，而且控制柵極側墻被減薄成控制柵極結構；在整體結構上形成二氧化硅保護層，并且在二氧化硅保護層上沉積多晶硅保護層；采用化學機械研磨工藝對上述多晶硅保護層進行平坦化，以氮化硅層為停止層，直至研磨掉氮化硅層上面的二氧化硅層以暴露出氮化硅圖案；去除氮化硅圖案；去除原本氮化硅圖案所處位置下方的多晶硅層以形成浮柵的另一側，去除多晶硅層下方的二氧化硅層，從而暴露出襯底表面；在暴露出的襯底表面，浮柵多晶硅層的側面，二氧化硅隔離側墻，多晶硅保護部分上形成二氧化硅阻擋層，隨后在整體結構上沉積字線多晶硅覆蓋層；對字線多晶硅覆蓋層進行平坦化和刻蝕，并在二氧化硅阻擋層處停止刻蝕，從而留下原本氮化硅圖案所處位置處的字線多晶硅材料；通過掩膜遮擋字線，去除二氧化硅阻擋層以及多晶硅保護部分，從而再次暴露所述二氧化硅表面；在控制柵極以及浮柵兩側形成側墻結構；對控制柵極結構上部的二氧化硅進行刻蝕從而暴露出控制柵極結構；在字線多晶硅材料和控制柵極結構上部形成硅化物。

【專利附圖】

【附圖說明】
[0008]結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中:
[0009]圖1示意性地示出了根據本發明優選實施例的NOR型閃存結構。
[0010]圖2至圖19示意性地示出了根據本發明優選實施例的NOR型閃存結構制造方法的各個步驟。
[0011]需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

【具體實施方式】
[0012]為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。
[0013]圖1示意性地示出了根據本發明優選實施例的NOR型閃存結構。
[0014]如圖1所示，根據本發明優選實施例的NOR型閃存結構包括:布置在襯底上的二氧化硅層20以及布置在二氧化硅層20上的柵極結構。
[0015]其中，所述柵極結構包括分別布置在字線結構3兩側通過二氧化硅與字線結構3隔離的兩個疊柵結構。而且其中，每個疊柵結構包括自下而上通過二氧化硅隔離的浮柵I和控制柵極2，其中浮柵I的上表面朝著靠近字線結構3的方向逐漸向上翹曲；而且控制柵極2和字線結構3的上部布置有硅化物110。并且，在襯底表面內所述柵極結構兩側形成位線 120。
[0016]優選地，浮柵1、控制柵極2和字線結構3的材料為多晶硅。
[0017]根據本發明優選實施例的NOR型閃存結構中浮柵的上表面朝著靠近字線結構的方向逐漸向上翹曲，從而形成尖角，改進了擦除效率；而且控制柵極上有硅化物，獲得更小的RC延遲；由此改進了器件性能。
[0018]下面將描述圖1所示的NOR型閃存結構的制造方法。
[0019]圖2至圖19示意性地示出了根據本發明優選實施例的NOR型閃存結構制造方法的各個步驟。
[0020]如圖2至圖19所示，根據本發明優選實施例的NOR型閃存結構制造方法包括依次執行的下述步驟:
[0021]如圖2所示，在襯底10上依次形成二氧化硅層20、多晶硅層30和氮化硅層40 ；
[0022]如圖3所示，針對氮化硅層40進行光刻和刻蝕，從而形成氮化硅圖案41 ；
[0023]如圖4所示，對氮化硅圖案41暴露出來的多晶硅層部分30各向同性刻蝕成弧狀，從而使得多晶硅層部分30靠近氮化硅圖案41的端部形成尖角；
[0024]如圖5所示，在氮化硅圖案41上部及側壁以及多晶硅層部分30上沉積二氧化硅隔尚層50 ；
[0025]如圖6所示，對二氧化硅隔離層50進行刻蝕，僅留下氮化硅圖案41側壁上的二氧化硅隔離側墻51 ；
[0026]如圖7所示，在氮化硅圖案41上部、二氧化硅隔離側墻51側部以及多晶硅層部分30上再次沉積二氧化硅材料60 ;此時，可以看出，氮化硅圖案41側壁上的二氧化硅變厚。
[0027]如圖8所示，在二氧化硅材料60上沉積控制柵極覆蓋層70 ；
[0028]如圖9所示，對控制柵極覆蓋層70進行刻蝕，僅留下二氧化硅材料60側壁上的控制柵極側墻71 ；
[0029]如圖10所示，對整體結構進行刻蝕，從而刻蝕掉氮化硅圖案41上部的二氧化硅材料60以及控制柵極側墻71之間的二氧化硅材料60，進一步刻蝕暴露出的控制柵極側墻之間多晶硅層以形成浮柵的一側，而且控制柵極側墻71被減薄成控制柵極結構73 ；
[0030]如圖11所示，在整體結構上形成二氧化硅保護層80，并且在二氧化硅保護層80上沉積多晶娃保護層90 ；
[0031]如圖12所示，執行平坦化和刻蝕以減薄多晶硅保護層90而僅留下氮化硅圖案41之間的多晶硅保護部分91，并且去除氮化硅圖案41上方的二氧化硅保護層80，由此暴露出氮化硅圖案41 ；
[0032]如圖13所示，去除氮化硅圖案41 ；
[0033]如圖14所示，去除原本氮化硅圖案41所處位置下方的多晶硅層30部分以及二氧化娃層20,從而暴露出襯底10的表面；
[0034]如圖15所示，在襯底10的表面、多晶硅浮柵層30的側面、二氧化硅隔離側墻51，多晶硅保護部分91上形成二氧化硅層100，隨后在整體結構上沉積字線多晶硅覆蓋層92 ；
[0035]如圖16所示，對字線多晶硅覆蓋層92進行平坦化和刻蝕，并在二氧化硅阻擋層100處停止刻蝕，從而留下原本氮化硅圖案41所處位置處的字線多晶硅材料93 ；
[0036]如圖17所示，通過掩膜遮擋字線多晶硅材料93，去除二氧化硅阻擋層100以及多晶娃保護部分91,從而再次暴露所述二氧化娃表面72 ；
[0037]如圖18所示，在控制柵極73兩側形成側墻，并且對控制柵極結構73上部的二氧化硅進行刻蝕從而暴露出控制柵極結構73 ；
[0038]如圖19所示，在字線多晶硅材料93和控制柵極結構73上部形成硅化物110。
[0039]此外，需要說明的是，除非特別說明或者指出，否則說明書中的術語“第一”、“第二”、“第三”等描述僅僅用于區分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關系或者順序關系等。
[0040]可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例并非用以限定本發明。對于任何熟悉本領域的技術人員而言，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍




。弳罔寸/寸 < --ο?ο<ι9ε 寸 OT Zo
【權利要求】
1.一種NOR型閃存結構，其特征在于包括:布置在襯底上的二氧化硅層以及布置在二氧化硅層上的柵極結構；其中，所述柵極結構包括分別布置在字線結構兩側通過二氧化硅與字線結構隔離的兩個疊柵結構；而且其中，每個疊柵結構包括自下而上通過二氧化硅隔離的浮柵和控制柵極，其中浮柵的上表面朝著靠近字線結構的方向逐漸向上翹曲；而且控制柵極和字線結構的上部布置有硅化物；并且，在襯底表面內所述柵極結構兩側形成位線。
2.根據權利要求1所述的NOR型閃存結構，其特征在于，浮柵、控制柵極和字線結構的材料為多晶娃。
3.—種NOR型閃存結構制造方法，其特征在于包括依次執行的下述步驟: 在襯底上依次形成二氧化硅層、多晶硅層和氮化硅層； 針對氮化硅層進行光刻和刻蝕，從而形成氮化硅圖案； 對氮化硅圖案暴露出來的多晶硅層部分各向同性刻蝕成弧狀，從而使得多晶硅層部分靠近氮化硅圖案的端部形成尖角。
4.根據權利要求3所述的NOR型閃存結構制造方法，其特征在于還包括:在氮化硅圖案上部及側壁以及多晶硅層部分上沉積二氧化硅隔離層； 對二氧化硅隔離層進行刻蝕，僅留下氮化硅圖案側壁上的二氧化硅隔離側墻。
5.根據權利要求3或4所述的NOR型閃存結構制造方法，其特征在于還包括:在氮化硅圖案上部、二氧化硅隔離側墻側部以及多晶硅層部分上沉積二氧化硅材料。
6.根據權利要求3或4所述的NOR型閃存結構制造方法，其特征在于還包括: 在二氧化硅材料上沉積控制柵極覆蓋層； 對控制柵極覆蓋層進行刻蝕，僅留下二氧化硅材料側壁上的控制柵極側墻。
7.根據權利要求3或4所述的NOR型閃存結構制造方法，其特征在于還包括:對整體結構進行刻蝕，從而刻蝕掉氮化硅圖案上部的二氧化硅材料以及控制柵極側墻之間的二氧化硅材料，進一步刻蝕暴露出的控制柵極側墻之間多晶硅層以形成浮柵的一側，而且控制柵極側墻被減薄成控制柵極結構。
8.根據權利要求3或4所述的NOR型閃存結構制造方法，其特征在于還包括:在整體結構上形成二氧化硅保護層，并且在二氧化硅保護層上沉積多晶硅保護層； 采用化學機械研磨工藝對上述多晶硅保護層進行平坦化，以氮化硅層為停止層，直至研磨掉氮化硅層上面的二氧化硅層以暴露出氮化硅圖案； 去除氮化娃圖案； 去除原本氮化硅圖案所處位置下方的多晶硅層以形成浮柵的另一側，去除多晶硅層下方的二氧化娃層，從而暴露出襯底表面。
9.根據權利要求3或4所述的NOR型閃存結構制造方法，其特征在于還包括:在暴露出的襯底表面、浮柵多晶硅層的側面、二氧化硅隔離側墻、多晶硅保護部分上形成二氧化硅阻擋層，隨后在整體結構上沉積字線多晶硅覆蓋層； 對字線多晶硅覆蓋層進行平坦化和刻蝕，并在二氧化硅阻擋層處停止刻蝕，從而留下原本氮化硅圖案所處位置處的字線多晶硅材料； 通過掩膜遮擋字線，去除二氧化硅阻擋層以及多晶硅保護部分，從而再次暴露所述二氧化娃表面。
10.根據權利要求3或4所述的NOR型閃存結構制造方法，其特征在于還包括:在控制柵極以及浮柵兩側形成側墻結構； 對控制柵極結構上部的二氧化硅進行刻蝕從而暴露出控制柵極結構； 在字線多晶硅材料和控制柵極結構上部形成硅化物。
【文檔編號】H01L27/115GK104362151SQ201410667880
【公開日】2015年2月18日 申請日期:2014年11月20日 優先權日:2014年11月20日
【發明者】于濤 申請人:上海華虹宏力半導體制造有限公司