靜電保護用可控硅結構的制作方法
【專利摘要】本發明提供了一種靜電保護用可控硅結構，包括：位于半導體襯底上的第一N型阱和第一P型阱，在其中分別形成摻雜濃度提高的第二N型阱和第二P型阱，以及更高濃度的第一N+摻雜區和第一P+摻雜區。所述靜電保護用可控硅結構通過不同濃度的阱區與摻雜區，在可控硅結構的NPN管與PNP管中形成三種濃度和位置不同的區域，使得可控硅結構在泄放靜電電流時，增大泄放電流的路徑，電流分布更加均勻，從而降低NPN管與PNP管的放大倍率，增大維持電壓，有效的防止閂鎖效應。另外，還可以通過調整第二N型阱和第二P型阱、第一N+摻雜區和第一P+摻雜區相互之間的距離來調整觸發電壓和維持電壓。
【專利說明】靜電保護用可控硅結構
【技術領域】
[0001]本發明涉及靜電放電防護回路，具體涉及一種靜電保護用可控硅結構。
【背景技術】
[0002]靜電放電(Electrostatic Discharge, ESD)是在我們生活中普遍存在的自然現象，但靜電放電時在短時間內產生的大電流，會對集成電路產生致命的損傷，是集成電路生產應用中造成失效的重要問題。例如，對于發生在人體上的靜電放電現象(Human-BodyModel, HBM)，通常發生在幾百個納秒內，最大的電流峰值可能達到幾安培。其他一些模式，如機器放電模式(Machine Model, MM)、元件充電模式(Charged-Device Model, CDM),靜電放電發生的時間更短，電流也更大。如此大的電流在短時間內通過集成電路，產生的功耗會嚴重超過其所能承受的最大值，從而對集成電路產生嚴重的物理損傷并最終失效。
[0003]為了解決該問題，在實際應用中主要從環境和電路兩方面來解決。環境方面，主要是減少靜電的產生和及時消除靜電，例如應用不易產生靜電的材料、增加環境濕度、操作人員和設備接地等；而電路方面，主要是增加集成電路本身的靜電放電耐受能力，例如增加額外的靜電保護器件或者電路來保護集成電路內部電路不被靜電放電損害。
[0004]目前，可控硅結構器件被廣泛應用于集成電路的靜電保護，它的特點是:在泄放電流的過程中，電子和空穴同時參與泄放電路，使其泄放電流的能力很強，可以在很小的面積上實現很強的靜電保護能力。圖1是傳統的可控硅結構示意圖，如圖1所示，在半導體襯底10上形成有P型阱11以及N型阱12，在P型阱11的表面形成有第一 P+摻雜區13以及第一 N+摻雜區14，在N型阱12的表面形成有第二 P+摻雜區15以及第二 N+摻雜區16，所有的摻雜區都以淺溝道隔離結構17進行隔離。
[0005]所述傳統的可控硅結構共有三個PN結，可以看作由一個PNP管和一個NPN管所組成，PNP管和NPN管形成正反饋回路，使得器件觸發后可以將電流不斷放大，在放大過程中，PNP管和NPN管同時處于放大狀態，電子和空穴同時參與電流導電，使可控娃器件具有很強的電流泄放能力。
[0006]但是，傳統的可控硅結構具有一些缺點，例如:維持電壓太低，而且很難提高，使得可控硅作為靜電保護結構非常容易引入閂鎖效應，造成集成電路失效；觸發電壓太高，使得可控硅結構無法保護內部電路。
[0007]目前，有很多用于提高可控硅維持電壓或者降低觸發電壓的結構，例如，在傳統的可控硅結構中的N型阱與P型阱中間插入高摻雜的N型或P型注入層，通過注入層與阱的擊穿，來調整可控硅的觸發電壓，但是該方法對于觸發電壓和維持電壓的調整效果有限，在最小線寬0.1Sum以下的工藝中效果不明顯；通過版圖的調整來增大可控硅的維持電壓，通過縮小可控硅中發射極的面積來降低PNP或者NPN的發射效率,從而減小其放大倍率,增大維持電壓，但是該方法無法對觸發電壓進行調整，并且對靜電保護能力影響很大。
[0008]因此，如何同時實現對可控硅結構觸發電壓和維持電壓的調整，提高可控硅結構的靜電保護能力成為當前亟需解決的技術問題。
【發明內容】
[0009]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種靜電保護用可控硅結構，用于解決現有技術中可控硅結構維持電壓太低以及觸發電壓太高的問題。
[0010]為實現上述目的及其他相關目的，本發明提供一種靜電保護用可控硅結構，其包括:
[0011]位于半導體襯底上的第一 N型阱和第一 P型阱；
[0012]第二 N型阱，位于所述第一 N型阱中，靠近所述第一 P型阱，其摻雜濃度高于所述第一 N型講；
[0013]第二 P型阱，位于所述第一 P型阱中，靠近所述第一 N型阱，其摻雜濃度高于所述第一 P型講；
[0014]第一 N+摻雜區，位于所述第二 N型阱中，其摻雜濃度高于所述第二 N型阱；
[0015]第一 P+摻雜區，位于所述第二 P型阱中，其摻雜濃度高于所述第二 P型阱；
[0016]第二 P+摻雜區與第三N+摻雜區，均位于所述第一 N型阱中、所述第二 N型阱之外，所述第二 P+摻雜區靠近所述第一 N+摻雜區；
[0017]第二 N+摻雜區與第三P+摻雜區，均位于所述第一 P型阱中、所述第二 P型阱之外，所述第二 N+摻雜區靠近所述第一 P+摻雜區；
[0018]所有摻雜區之間都通過淺溝道隔離結構進行隔離。
[0019]進一步的，所述第一 N型阱和第一 P型阱的摻雜濃度均小于lE18/cm3。
[0020]進一步的，所述第二 N型阱和第二 P型阱的摻雜濃度為均lE18/cm3?lE19/cm3。
[0021]進一步的，所述第一 N+摻雜區和第一 P+摻雜區的摻雜濃度均大于lE20/cm3。
[0022]進一步的，所述第二 N型阱與所述第二 P型阱之間的間隔小于5um。
[0023]進一步的，所述第二 N型阱與所述第二 P型阱之間的間隔，加上所述第二 N型阱與所述第二 P型阱的寬度，總的距離為5um?20um。
[0024]進一步的，與所述第一 P型阱相鄰的所述第一 N型阱的邊緣到所述第一 N+摻雜區的距離小于5um。
[0025]進一步的，所述與所述第一 N型阱相鄰的所述第一 P型阱的邊緣到所述第一 P+摻雜區的距離小于5um
[0026]進一步的，通過改變第二 N型阱與所述第二 P型阱之間的間隔、與所述第一 P型阱相鄰的所述第一 N型阱的邊緣到所述第一 N+摻雜區的距離、與所述第一 N型阱相鄰的所述第一 P型阱的邊緣到所述第一 P+摻雜區的距離，能夠調整靜電保護用可控硅結構的觸發電壓。
[0027]進一步的，所述第二 N型阱與所述第二 P型阱之間的間隔，加上所述第二 N型阱與所述第二 P型阱的寬度，總的距離的改變，能夠調整靜電保護用可控硅結構的維持電壓。
[0028]與現有技術相比，本發明所提供的靜電保護用可控硅結構的有益效果是:
[0029]所述靜電保護用可控硅結構通過在第一 N型阱和第一 P型阱中分別形成摻雜濃度提高的第二 N型阱和第二 P型阱，以及更高濃度的第一 N+摻雜區和第一 P+摻雜區，在可控硅結構的NPN管與PNP管中形成三種濃度和位置不同的區域，使得可控硅結構在泄放靜電電流時，增大泄放電流的路徑，電流分布更加均勻，從而降低NPN管與PNP管的放大倍率，增大維持電壓，有效的防止閂鎖效應。另外，還可以通過調整第二 N型阱和第二 P型阱、第一N+摻雜區和第一 P+摻雜區相互之間的距離來調整觸發電壓和維持電壓。
【專利附圖】
【附圖說明】
[0030]圖1為傳統的可控硅結構示意圖。
[0031]圖2為本發明一實施例所提供的靜電保護用可控硅結構示意圖。
【具體實施方式】
[0032]為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的【具體實施方式】做詳細的說明。
[0033]本發明的靜電保護用可控硅結構可廣泛應用于多種領域，并且可以利用多種替換方式實現，下面通過較佳的實施例來加以說明，當然本發明并不局限于該具體實施例，本領域內的普通技術人員所熟知的一般的替換無疑涵蓋在本發明的保護范圍內。
[0034]其次，本發明利用示意圖進行了詳細的描述，在詳述本發明實施例時，為了便于說明，示意圖不依一般比例局部放大，不應以此作為對本發明的限定。
[0035]請參考圖2，其為本發明一實施例所提供的靜電保護用可控硅結構示意圖，如圖2所示，靜電保護用可控硅結構包括:
[0036]位于半導體襯底20上的第一 N型阱21和第一 P型阱22 ;
[0037]第二 N型阱23，位于所述第一 N型阱21中，靠近所述第一 P型阱22，其摻雜濃度高于所述第一 N型阱21 ；
[0038]第二 P型阱24，位于所述第一 P型阱22中，靠近所述第一 N型阱21，其摻雜濃度高于所述第一 P型阱22 ；
[0039]第一 N+摻雜區25，位于所述第二 N型阱23中，其摻雜濃度高于所述第二 N型阱
23；
[0040]第一 P+摻雜區26，位于所述第二 P型阱24中，其摻雜濃度高于所述第二 P型阱
24；
[0041]第二 P+摻雜區27與第三N+摻雜區28，均位于所述第一 N型阱21中、所述第二 N型阱23之外，所述第二 P+摻雜區27靠近所述第一 N+摻雜區25 ；
[0042]第二 N+摻雜區29與第三P+摻雜區30，均位于所述第一 P型阱22中、所述第二 P型阱24之外，所述第二 N+摻雜區29靠近所述第一 P+摻雜區26 ；
[0043]所有摻雜區之間都通過淺溝道隔離結構31進行隔離。
[0044]所述第一 N型阱21和第一 P型阱22的摻雜濃度均小于lE18/cm3，所述第二 N型阱23和第二 P型阱24的摻雜濃度均高于所述第一 N型阱21和第一 P型阱22，為1E18/cm3?lE19/cm3，所述第一 N+摻雜區25和第一 P+摻雜區26均為重摻雜，其摻雜濃度大于lE20/cm3,使得靜電保護用可控硅結構中的NPN管和PNP管形成三種濃度和位置不同的基區，即靠近表面的濃度最濃，中間區域的濃度較低，底部的摻雜濃度最低。
[0045]本發明中，靜電保護用可控硅結構的觸發是通過阱的結擊穿，產生的擊穿電流來觸發的，這個結可能為第一 N型阱21與第一 P型阱22之間的結，也可能為第二 N型阱23與第二 P型阱24之間的結。當發生結擊穿后，擊穿電流會集中在寄生電阻較低的地方，即靜電保護用可控硅結構表面區域，擊穿電流產生的壓降，使得NPN管和PNP管開啟，進入線性工作區或放大工作區，根據三極管的工作原理，此時電流會選擇濃度較低的基區路徑，此時電流會從底部摻雜濃度最低的區域通過，隨著電流的增大，由于大注入的影響，放大倍率降低，電流此時向其他基區濃度較高的區域轉移，此時摻雜濃度比較高的第二 N型阱23與第二 P型阱24區域也參與泄放電流，如此，使得靜電保護用可控硅結構在泄放電流時，電流分布更加均勻，同時基區濃度的增加，以及電流從底部低濃度區域通過時，電流路徑的增力口，均使得NPN管和PNP管的放大倍率降低，從而增大了維持電壓，有效的放置閂鎖效應的發生。
[0046]本實施例中，所述第二 N型阱23與所述第二 P型阱24之間的間隔S小于5um，所述第二 N型阱23與所述第二 P型阱24之間的間隔，加上所述第二 N型阱23與所述第二 P型阱24的寬度，總的距離D為5um?20um。與所述第一 P型阱22相鄰的所述第一 N型阱21的邊緣到所述第一 N+摻雜區25的距離LI小于5um，與所述第一 N型阱21相鄰的所述第一 P型阱22的邊緣到所述第一 P+摻雜區26的距離L2小于5um。如需對觸發電壓進行調整，可以改變S、LI和L2的尺寸，使得觸發電壓升高或者降低。如需對維持電壓進行調整，可以改變D的尺寸。
[0047]本發明所述的靜電保護用可控娃結構在傳輸線脈沖(transmiss1n-line pulse,TLP)的測試結果顯示,維持電壓在D=4um時仍可以達到1v,遠大于傳統可控娃結構2v?3v的維持電壓，同時隨著D尺寸的調整，維持電壓可以繼續增加，D=Sum時可以達到16v。
[0048]綜上所述，所述靜電保護用可控硅結構通過在第一 N型阱和第一 P型阱中分別形成摻雜濃度提高的第二 N型阱和第二 P型阱，以及更高濃度的第一 N+摻雜區和第一 P+摻雜區，在可控硅結構的NPN管與PNP管中形成三種濃度和位置不同的區域，使得可控硅結構在泄放靜電電流時，增大泄放電流的路徑，電流分布更加均勻，從而降低NPN管與PNP管的放大倍率，增大維持電壓，有效的防止閂鎖效應。另外，還可以通過調整第二 N型阱和第二P型阱、第一 N+摻雜區和第一 P+摻雜區相互之間的距離來調整觸發電壓和維持電壓。
[0049]上述描述僅是對本發明較佳實施例的描述，并非對本發明范圍的任何限定，本發明領域的普通技術人員根據上述揭示內容做的任何變更、修飾，均屬于權利要求書的保護范圍。
【權利要求】
1.一種靜電保護用可控硅結構，其特征在于，包括: 位于半導體襯底上的第一 N型阱和第一 P型阱； 第二 N型阱，位于所述第一 N型阱中，靠近所述第一 P型阱，其摻雜濃度高于所述第一N型阱； 第二 P型阱，位于所述第一 P型阱中，靠近所述第一 N型阱，其摻雜濃度高于所述第一P型阱； 第一 N+摻雜區，位于所述第二 N型阱中，其摻雜濃度高于所述第二 N型阱； 第一 P+摻雜區，位于所述第二 P型阱中，其摻雜濃度高于所述第二 P型阱； 第二 P+摻雜區與第三N+摻雜區，均位于所述第一 N型阱中、所述第二 N型阱之外，所述第二 P+摻雜區靠近所述第一 N+摻雜區； 第二 N+摻雜區與第三P+摻雜區，位于所述第一 P型阱中、所述第二 P型阱之外，所述第二 N+摻雜區靠近所述第一 P+摻雜區； 所有摻雜區之間都通過淺溝道隔離結構進行隔離。
2.如權利要求1所述的靜電保護用可控硅結構，其特征在于，所述第一N型阱和第一 P型阱的摻雜濃度均小于lE18/cm3。
3.如權利要求2所述的靜電保護用可控硅結構，其特征在于，所述第二N型阱和第二 P型阱的摻雜濃度均為lE18/cm3?lE19/cm3。
4.如權利要求3所述的靜電保護用可控硅結構，其特征在于，所述第一N+摻雜區和第一P+摻雜區的摻雜濃度均大于lE20/cm3。
5.如權利要求1所述的靜電保護用可控硅結構，其特征在于，所述第二N型阱與所述第二P型阱之間的間隔小于5um。
6.如權利要求5所述的靜電保護用可控硅結構，其特征在于，所述第二N型阱與所述第二 P型阱之間的間隔，加上所述第二 N型阱與所述第二 P型阱的寬度，總的距離為5um?20umo
7.如權利要求6所述的靜電保護用可控硅結構，其特征在于，與所述第一P型阱相鄰的所述第一 N型阱的邊緣到所述第一 N+摻雜區的距離小于5um。
8.如權利要求7所述的靜電保護用可控硅結構，其特征在于，所述與所述第一N型阱相鄰的所述第一 P型阱的邊緣到所述第一 P+摻雜區的距離小于5um。
9.如權利要求1至8中任意一項所述的靜電保護用可控硅結構，其特征在于，通過改變第二 N型阱與所述第二 P型阱之間的間隔、與所述第一 P型阱相鄰的所述第一 N型阱的邊緣到所述第一 N+摻雜區的距離、與所述第一 N型阱相鄰的所述第一 P型阱的邊緣到所述第一P+摻雜區的距離，能夠調整靜電保護用可控硅結構的觸發電壓。
10.如權利要求1至8中任意一項所述的靜電保護用可控硅結構，其特征在于，所述第二N型阱與所述第二 P型阱之間的間隔，加上所述第二 N型阱與所述第二 P型阱的寬度，總的距離的改變，能夠調整靜電保護用可控硅結構的維持電壓。
【文檔編號】H01L27/02GK104465644SQ201310435717
【公開日】2015年3月25日 申請日期:2013年9月23日 優先權日:2013年9月23日
【發明者】代萌 申請人:中芯國際集成電路制造(上海)有限公司