半導體器件及其形成方法、靜態隨機存儲器及其形成方法
【專利摘要】一種半導體器件及其形成方法和靜態隨機存儲器及其形成方法，所述半導體器件包括：半導體襯底，所述半導體襯底包括有源區和兩行以上隔離溝槽，所述有源區位于相鄰所述隔離溝槽之間；隔離結構，所述隔離結構包括位于所述隔離溝槽底部和側壁上的第一隔離層、位于所述第一隔離層上的阻擋層和位于所述阻擋層上的第二隔離層；柵極結構，所述柵極結構包括橫跨所述有源區和所述有源區兩側至少部分第一隔離層的第一介質層、位于所述第一介質層上的第二介質層和位于所述第二介質層上的金屬柵極；側墻，所述側墻位于所述隔離結構上且覆蓋所述柵極結構的側壁，所述側墻至少覆蓋部分所述阻擋層。本發明所形成半導體器件的性能好、成品率高。
【專利說明】半導體器件及其形成方法、靜態隨機存儲器及其形成方法

【技術領域】
[0001]本發明涉及半導體制造【技術領域】，尤其涉及一種半導體器件及其形成方法和靜態隨機存儲器及其形成方法。

【背景技術】
[0002]隨著以電子通訊技術為代表的現代高科技產業的不斷發展，世界集成電路產業總產值每年以30%的速度發展。靜態隨機存儲器是集成電路中一種重要部件，其尺寸小，密度高。在半導體存儲器件中，靜態隨機存儲器(SRAM)與動態隨機存儲器(DRAM)相比，具有更低的功耗和更快的工作速度等優點。因此，靜態隨機存儲器及其形成方法受到越來越多的關注。
[0003]靜態隨機存儲器的單元可以分為電阻負載靜態隨機存儲器單元和互補金屬氧化物半導體靜態隨機存儲器單元。電阻負載靜態隨機存儲器單元采用高電阻值的電阻作為負載器件，而互補金屬氧化物半導體靜態隨機存儲器單元采用PMOS晶體管作為負載器件。
[0004]互補金屬氧化物半導體靜態隨機存儲器包含多個NMOS晶體管和PMOS晶體管。參考圖1，現有工藝在形成互補金屬氧化物半導體靜態隨機存儲器時包括以下步驟:
[0005]提供半導體襯底100，并在所述半導體襯底100中形成隔離結構102，相鄰兩個隔離結構102之間的半導體襯底100用于形成靜態隨機存儲器中NMOS晶體管或者PMOS晶體管的有源區；
[0006]形成橫跨有源區和有源區兩側部分隔離結構102的柵極結構，所述柵極結構包括位于有源區和有源區兩側部分隔離結構102上的第一介質層104、位于第一介質層104上的第二介質層106和位于第二介質層106上的金屬柵極108 ；
[0007]在所述隔離結構102上形成覆蓋所述柵極結構側壁的側墻110。
[0008]其中，所述隔離結構102的材料為氧化硅；所述第一介質層104的材料為高k的金屬氧化物，所述第二介質層106的材料為氮化鈦，所述金屬柵極108的材料為銅或者鎢；所述側墻110的材料為氮化硅。
[0009]在形成圖1中半導體器件之后，還包括進行清洗工藝。例如，在進行側墻110時，通常先在半導體襯底100和隔離結構102上以及柵極結構的頂部和側壁上均形成氮化硅層，然后對氮化硅層進行各向異性干法刻蝕，至剩余位于柵極結構側壁上的側墻110。在通過干法刻蝕工藝形成圖1中側墻110之后，通常還需進行清洗工藝，以去除刻蝕過程中殘留的雜質。在進行清洗工藝時，常用的清洗溶液包括氫氟酸、磷酸或者硫酸中的一種或者幾種。
[0010]參考圖2，在對圖1中半導體器件進行清洗工藝之后發現，上述清洗溶液還與位于側墻I1下方的隔離結構102發生反應，導致位于金屬柵極108下方的第一介質層104和第二介質層106因與清洗溶液發生反應而被部分或者完全去除，進而導致所形成的NMOS晶體管或者PMOS晶體管失效，所形成靜態隨機存儲器的性能差、成品率低。


【發明內容】

[0011]本發明解決的問題是提供一種半導體器件及其形成方法和靜態隨機存儲器及其形成方法，避免半導體器件中第一介質層和第二介質層在后續清洗工藝中被去除，提高所形成半導體器件的性能和成品率，進而提高包括半導體器件的靜態隨機存儲器的性能和成品率。
[0012]為解決上述問題，本發明提供一種半導體器件，包括:
[0013]半導體襯底，所述半導體襯底包括有源區和兩行以上隔離溝槽，所述有源區位于相鄰所述隔離溝槽之間；
[0014]隔離結構，所述隔離結構包括位于所述隔離溝槽底部和側壁上的第一隔離層、位于所述第一隔離層上的阻擋層和位于所述阻擋層上的第二隔離層；
[0015]柵極結構，所述柵極結構包括橫跨所述有源區和所述有源區兩側至少部分第一隔離層的第一介質層、位于所述第一介質層上的第二介質層和位于所述第二介質層上的金屬柵極；
[0016]側墻，所述側墻位于所述隔離結構上且覆蓋所述柵極結構的側壁，所述側墻至少覆蓋部分所述阻擋層。
[0017]可選的，所述側墻的材料為氮化硅，所述第一隔離層和所述第二隔離層的材料為氧化硅；所述第一介質層的材料為高k的金屬氧化物，所述第二介質層的材料為氮化鈦。
[0018]可選的，所述阻擋層的材料為S1N、SiCN和SiCON中的一種或者幾種。
[0019]為解決上述問題，本發明還提供了一種靜態隨機存儲器，包括任一項上述半導體器件。
[0020]為解決上述問題，本發明還提供了了一種半導體器件的形成方法，包括:
[0021]提供半導體襯底，所述半導體襯底包括有源區和兩行以上隔離溝槽，所述有源區位于相鄰所述隔離溝槽之間；
[0022]在所述隔離溝槽內形成隔離結構，所述隔離結構包括位于所述隔離溝槽底部和側壁上的第一隔離層，位于所述第一隔離層上的阻擋層以及位于所述阻擋上的第二隔離層；
[0023]在所述有源區和所述有源區兩側的至少部分第一隔離層上形成柵極結構，所述柵極結構包括橫跨所述有源區和所述有源區兩側至少部分第一隔離層的第一介質層、位于所述第一介質層上的第二介質層和位于所述第二介質層上的金屬柵極；
[0024]在所述隔離結構上形成覆蓋所述柵極結構的側壁的側墻，所述側墻至少覆蓋部分所述阻擋層。
[0025]可選的，所述側墻的材料為氮化硅，所述第一隔離層和所述第二隔離層的材料為氧化硅；所述第一介質層的材料為高k的金屬氧化物，所述第二介質層的材料為氮化鈦。
[0026]可選的，所述阻擋層的材料為S1N、SiCN和SiCON中的一種或者幾種。
[0027]可選的，形成所述阻擋層的方法為原子層沉積或者擴散沉積。
[0028]可選的，在所述隔離溝槽內形成隔離結構包括:
[0029]在所述隔離溝槽的底部和側壁上形成第一隔離層；
[0030]在所述第一隔離層上形成阻擋層；
[0031]在所述阻擋層上形成第二隔離層。
[0032]為解決上述問題，本發明還提供了一種靜態隨機存儲器的形成方法，所述靜態隨機存儲器包括半導體器件，所述半導體器件采用任一項上述半導體器件的形成方法形成。
[0033]與現有技術相比，本發明的技術方案具有以下優點:
[0034]在半導體襯底中形成隔離溝槽之后，在隔離溝槽內形成包括位于所述隔離溝槽底部和側壁上的第一隔離層、位于所述第一隔離層上的阻擋層以及位于所述阻擋上的第二隔離層的隔離結構；然后，在有源區和有源區兩側至少部分第一隔離層上形成柵極結構，該柵極結構包括位于有源區和有源區兩側至少部分第一隔離層上的第一介質層、位于第一介質層上的第二介質層和位于第二介質層上的金屬柵極；最后，在隔離結構上形成覆蓋柵極結構的側壁的側墻，側墻至少覆蓋部分所述阻擋層。后續進行清洗工藝中，當清洗工藝中清洗溶液對第二隔離層的刻蝕速率較大時，側墻和位于側墻下方的阻擋層能夠有效阻止清洗溶液進一步對第一隔離層進行刻蝕，避免柵極結構中第一介質層和第二介質層因與清洗溶液發生反應而被去除，使所形成半導體器件的性能較佳、成品率較高，進而使包括半導體器件的靜態隨機存儲器的性能佳、成品率高。

【專利附圖】

【附圖說明】
[0035]圖1和圖2為現有工藝所形成靜態隨機存儲器的示意圖；
[0036]圖3至圖9是本發明半導體器件的形成方法一個實施例的示意圖；
[0037]圖10為本發明靜態隨機存儲器的形成方法一個實施例的示意圖。

【具體實施方式】
[0038]正如背景部分所述，現有工藝在形成靜態隨機存儲器時，易將位于金屬柵極下方的第一介質層和第二介質層去除，所形成靜態隨機存儲器的性能差、成品率低。
[0039]為此，本發明在形成半導體器件過程中，在半導體襯底中形成隔離溝槽之后，于隔離溝槽內形成包括位于隔離溝槽底部和側壁上的第一隔離層、位于第一隔離層上的阻擋層和位于阻擋層上的第三隔離層的隔離結構，然后形成半導體器件的柵極結構以及位于柵極結構側壁上的側墻，并使側墻至少覆蓋部分所述阻擋層。在后續進行清洗工藝時，若清洗溶液對第二隔離層的刻蝕速率較大，側墻和位于側墻下方的阻擋層可有效阻止清洗溶液進一步對第一隔離層進行刻蝕，進而避免柵極結構中第一介質層和第二介質層因與清洗溶液發生反應而被去除，提高了所形成半導體器件的性能和成品率。
[0040]為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0041]第一實施例
[0042]本實施例對半導體器件的形成工藝進行說明。
[0043]參考圖3，提供半導體襯底，所述半導體襯底包括有源區200和兩行隔離溝槽206，所述有源區200位于相鄰所述隔離溝槽206之間。
[0044]具體的,所述半導體襯底的材料為娃、鍺娃或者絕緣體上娃。本實施例中，所述半導體襯底的材料為硅。
[0045]本實施例中，形成包括有源區200和兩行隔離溝槽206的半導體襯底包括如下步驟:
[0046]在半導體襯底上形成掩膜層202a，所述掩膜層202a中形成有兩行開口 204 ；
[0047]沿開口 204刻蝕所述半導體襯底，以在所述半導體襯底中形成兩行隔離溝槽206。
[0048]其中，所述掩膜層202a的材料可為光刻膠。所述掩膜層202a可通過先形成光刻膠層，再對光刻膠層進行曝光和顯影工藝形成。
[0049]參考圖4，在圖3中所述隔離溝槽206的底部和側壁上以及隔離溝槽206周圍掩膜層202a上形成第一隔離材料層208a，在所述第一隔離材料層208a上形成阻擋材料層210a,以及在所述阻擋材料層210a上形成第二隔離材料層212a。
[0050]本實施例中，所述第一隔離材料層208a的材料可為氧化硅；所述第二隔離材料層212a的材料可為氧化硅。形成所述第一隔離材料層208a和第二隔離材料層212a的方法可為化學氣相沉積工藝。所述阻擋材料層210a的材料可為所述阻擋層的材料為S1N、SiCN和SiCON中的一種或者幾種。所述阻擋材料層210a的厚度范圍為40埃?60埃。形成所述阻擋材料層210a的方法可為原子層沉積或者擴散沉積。圖3中所述隔離溝槽206被圖4中第一隔離材料層208a、阻擋材料層210a和第二隔離材料層212a填滿。
[0051]參考圖5，對圖4中第一隔離材料層208a、阻擋材料層210a、第二隔離材料層212a和掩膜層202a進行化學機械研磨，至半導體襯底上剩余預定厚度的掩膜層202b。
[0052]本實施例中，預定厚度的掩膜層202b的厚度范圍為30埃?100埃。
[0053]參考圖6，對圖5中掩膜層202b進行濕法刻蝕，以完全去除剩余的掩膜層202b。
[0054]本實施例中，所述濕法刻蝕的溶液可為磷酸溶液，但本發明不限于此。
[0055]需要說明的是，在通過濕法刻蝕去除剩余的掩膜層202b的過程中，濕法刻蝕溶液還會對圖5中剩余的第一隔離材料層208b、阻擋材料層210b和第二隔離材料層210b進行刻蝕。在將掩膜層202b完全去除時，于圖3中隔離溝槽206內形成了包括第一隔離層208c、阻擋層210c和第二隔離層212c的隔離結構。由于濕法刻蝕去除第一隔離材料層208b、阻擋材料層210b和第二隔離材料層210b的厚度較小，剩余的第一隔離層208c、阻擋層210c和第二隔離層212c仍能夠發揮隔離相鄰有源區的作用，濕法刻蝕對后續形成半導體器件的性能不會造成影響。
[0056]本實施例中，先通過化學機械研磨去除大部分的掩膜層202a，再通過濕法刻蝕去除剩余的掩膜層202b。通過進行化學機械研磨，保證了掩膜層202a的去除速率；而通過進行濕法刻蝕，能夠避免化學機械研磨對半導體襯底的表面造成損傷，使所形成半導體器件的性能較佳。
[0057]圖7為圖6中半導體器件的俯視圖，圖7沿AA方向的剖視圖如圖6所示。
[0058]參考圖8，在圖6中所述有源區200和所述有源區200兩側的至少部分第一隔離層208c上形成柵極結構，所述柵極結構包括橫跨所述有源區200和所述有源區200兩側至少部分第一隔離層208c的第一介質層214、位于所述第一介質層214上的第二介質層216和位于所述第二介質層216上的金屬柵極218。
[0059]本實施例中，所述第一介質層214的材料可為高k的金屬氧化物，如二氧化鉿、氧化鉿娃、氧化鑭、氧化鑭招、氧化錯、氧化錯娃、氧化鉭、氧化鈦、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化釔、氧化招、氧化鉛鈧鉭或銀酸鉛鋅等高k金屬氧化物的一種或多種。
[0060]所述第二介質層216的材料可為氮化鈦。
[0061]所述金屬柵極218 的材料可為 Al、Cu、Ag、Au、Pt、N1、T1、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi等金屬材料的一種或多種。
[0062]形成所述第一介質層214、第二介質層216和金屬柵極218的工藝為本領域技術人員所熟知，在此不做詳述。
[0063]本實施例中，第一介質層214位于有源區200兩側部分第一隔離層208c上。
[0064]在其他實施例中，所述第一介質層214還可覆蓋位于有源區200兩側全部第一隔離層208c，或者還可覆蓋位于有源區200兩側全部第一隔離層208c和部分阻擋層210c。
[0065]但需要說明的是，需要保證有源區200兩側的第二隔離層210c不被所述第一介質層214覆蓋。
[0066]繼續參考圖8，在所述隔離結構上形成覆蓋所述柵極結構的側壁的側墻220，所述側墻220至少覆蓋部分所述阻擋層210c。
[0067]本實施例中，所述側墻220的材料可為氮化硅。形成所述側墻220的方法為本領域技術人員所熟知，在此不做贅述。
[0068]圖8中半導體器件的俯視圖如圖9所示，圖8為圖9沿BB方向的剖視圖。
[0069]在后續以氫氟酸溶液、硫酸溶液或磷酸溶液為清洗溶液進行清洗工藝時，由于上述清洗溶液對S1N、SiCN和SiCON的去除速率遠小于對于氮化硅、氧化硅、高k的金屬氧化物和氮化鈦的去除速率，所述阻擋層210c能夠避免清洗溶液在去除部分第二隔離層212c之后繼續對位于第一介質層下方的第一隔離層208c進行刻蝕，避免第一介質層214和第二介質層216因與清洗溶液發生反應而被去除，避免后續清洗工藝對所形成半導體器件的性能造成影響，提高所形成半導體器件的性能和成品率。另外，由于S1N、SiCN和SiCON的絕緣性能好，所述阻擋層210c不會影響隔離結構的隔離效果。
[0070]本實施例中，所述半導體器件中包括兩行隔離結構。在其他實施例中，所述半導體器件還可包括三行或三行以上隔離結構。
[0071]本實施例中，通過在隔離結構中形成阻擋層210c，在后續清洗工藝時，可有效避免柵極結構中的第一介質層214和第二介質層216被清洗溶液去除，避免清洗工藝對半導體器件的性能造成影響，提高了所形成半導體器件的性能和成品率。
[0072]參考圖8和圖9，本發明還提供了一種半導體器件，包括:
[0073]半導體襯底，所述半導體襯底包括有源區200和兩行以上隔離溝槽，所述有源區200位于相鄰所述隔離溝槽之間；
[0074]隔離結構，所述隔離結構包括位于所述隔離溝槽底部和側壁上的第一隔離層208c、位于所述第一隔離層208c上的阻擋層210c和位于所述阻擋層210c上的第二隔離層212c ；
[0075]柵極結構，所述柵極結構包括橫跨所述有源區200和所述有源區200兩側至少部分第一隔離層208c的第一介質層214、位于所述第一介質層214上的第二介質層216和位于所述第二介質層216上的金屬柵極218 ；
[0076]側墻220，所述側墻220位于所述隔離結構上且覆蓋所述柵極結構的側壁，所述側墻220至少覆蓋部分所述阻擋層210c。
[0077]所述第一隔離層208c、阻擋層210c、第二隔離層212c、第一介質層214、第二介質層216和側墻220的材料請參考第一實施例，在此不再贅述。所述阻擋層210c的厚度范圍為40埃?60埃，如所述阻擋層210c的厚度為40埃、45埃、52埃、57埃或60埃等。
[0078]在后續進行清洗工藝時，阻擋層210c的厚度足以在清洗過程中起到阻擋清洗溶液去除第一隔離層208c，同時，阻擋層210c對隔離結構的應力影響不大。而當阻擋層210c的厚度小于40埃時，阻擋層210c可能在清洗工藝完成之前被去除，達不到阻擋清洗溶液去除第一隔離層208c的作用。而當阻擋層210c的厚度大于60埃時，所述阻擋層210c會對隔離結構中的應力產生較大的影響，進而對所形成半導體器件的性能造成影響。
[0079]需要說明的是，半導體器件中阻擋層的材料并不限于S1N、SiCN和SiCON中的一種或幾種。在確定側墻、第二隔離層、第一介質層和第二介質層的材料、以及后續清洗工藝所使用的清洗溶液之后，再相應的選擇阻擋層的材料。所選擇阻擋層的材料滿足絕緣的以及清洗溶液對阻擋層的刻蝕速率遠小于清洗溶液對側墻、第二隔離層、第一介質層和第二介質層的刻蝕速率的要求即可。
[0080]在對本實施例中半導體器件進行清洗工藝時，當清洗工藝中清洗溶液對第二隔離層的刻蝕速率較大，側墻和位于側墻下方的阻擋層能夠有效阻止清洗溶液對第一隔離層進行刻蝕，避免半導體器件中第一介質層和第二介質層在后續清洗工藝中被去除，本實施例所形成半導體器件的性能較佳、成品率較高。
[0081]第二實施例
[0082]參考圖10，為本實施例所形成的靜態隨機存儲器的俯視圖，其包括第一實施例中所形成的半導體器件。
[0083]本實施例提供的靜態隨機存儲器的形成方法，在形成圖9中半導體器件之后，還包括:對圖9中柵極結構兩側的有源區200進行離子注入，形成源極222和漏極224。所述源極222和漏極224的導電類型可為N型也可為P型，形成源極222和漏極224的方法為本領域技術人員所熟知，在此不做詳述。
[0084]相應的，參考圖10，本實施例還提供了一種靜態隨機存儲器，其除包括圖9中半導體器件外，還包括源極222和漏極224。
[0085]本實施例中靜態隨機存儲器包括第一實施例中半導體器件，由于第一實施例中半導體器件的性能好，成品率高，相應的，本實施例中靜態隨機存儲器的性能好、成品率高。
[0086]雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
【權利要求】
1.一種半導體器件，其特征在于，包括: 半導體襯底，所述半導體襯底包括有源區和兩行以上隔離溝槽，所述有源區位于相鄰所述隔離溝槽之間； 隔離結構，所述隔離結構包括位于所述隔離溝槽底部和側壁上的第一隔離層、位于所述第一隔離層上的阻擋層和位于所述阻擋層上的第二隔離層； 柵極結構，所述柵極結構包括橫跨所述有源區和所述有源區兩側至少部分第一隔離層的第一介質層、位于所述第一介質層上的第二介質層和位于所述第二介質層上的金屬柵極； 側墻，所述側墻位于所述隔離結構上且覆蓋所述柵極結構的側壁，所述側墻至少覆蓋部分所述阻擋層。
2.如權利要求1所述的半導體器件，其特征在于，所述側墻的材料為氮化硅，所述第一隔離層和所述第二隔離層的材料為氧化硅；所述第一介質層的材料為高k的金屬氧化物，所述第二介質層的材料為氮化鈦。
3.如權利要求1或2所述的半導體器件，其特征在于，所述阻擋層的材料為S1N、SiCN和SiCON中的一種或者幾種。
4.如權利要求3所述的半導體器件，其特征在于，所述阻擋層的厚度范圍為40埃?60埃。
5.一種靜態隨機存儲器，其特征在于，包括權利要求1至4任一項所述半導體器件。
6.一種半導體器件的形成方法，其特征在于，包括: 提供半導體襯底，所述半導體襯底包括有源區和兩行以上隔離溝槽，所述有源區位于相鄰所述隔離溝槽之間； 在所述隔離溝槽內形成隔離結構，所述隔離結構包括位于所述隔離溝槽底部和側壁上的第一隔離層，位于所述第一隔離層上的阻擋層以及位于所述阻擋上的第二隔離層； 在所述有源區和所述有源區兩側的至少部分第一隔離層上形成柵極結構，所述柵極結構包括橫跨所述有源區和所述有源區兩側至少部分第一隔離層的第一介質層、位于所述第一介質層上的第二介質層和位于所述第二介質層上的金屬柵極； 在所述隔離結構上形成覆蓋所述柵極結構的側壁的側墻，所述側墻至少覆蓋部分所述阻擋層。
7.如權利要求6所述的半導體器件的形成方法，其特征在于，所述側墻的材料為氮化硅，所述第一隔離層和所述第二隔離層的材料為氧化硅；所述第一介質層的材料為高k的金屬氧化物，所述第二介質層的材料為氮化鈦。
8.如權利要求6或7所述的半導體器件的形成方法，其特征在于，所述阻擋層的材料為S1N, SiCN和SiCON中的一種或者幾種。
9.如權利要求8所述的半導體器件的形成方法，其特征在于，所述阻擋層的厚度范圍為40埃?60埃。
10.如權利要求6所述的半導體器件的形成方法，其特征在于，形成所述阻擋層的方法為原子層沉積或者擴散沉積。
11.如權利要求6所述的半導體器件的形成方法，其特征在于，在所述隔離溝槽內形成隔離結構包括: 在所述隔離溝槽的底部和側壁上形成第一隔離層； 在所述第一隔離層上形成阻擋層； 在所述阻擋層上形成第二隔離層。
12.一種靜態隨機存儲器的形成方法，其特征在于，所述靜態隨機存儲器包括半導體器件，所述半導體器件采用權利要求6至11中任一項半導體器件的形成方法形成。
【文檔編號】H01L27/11GK104425592SQ201310365829
【公開日】2015年3月18日 申請日期:2013年8月20日 優先權日:2013年8月20日
【發明者】隋運奇 申請人:中芯國際集成電路制造(上海)有限公司