專利名稱：特定波長的硅光發射結構的制作方法
技術領域：
本發明涉及光發射結構。更特殊的是，本發明涉及硅光發射器件(SiLED)，及其在當前的互補金屬氧化物半導體(CM0Q技術和未來的絕緣體上硅(SOI)技術中的應用。
背景技術：
多年來，已認識到光發射結構能夠為傳統光源提供可行的替代。尤其是，已經制造出了，在一個延長的時間段上可達到高光輸出的LED器件。
LED器件通常包括電致發光材料層，例如通常被描述為直接帶隙半導體的砷化鎵鋁、砷化鎵磷、磷化鋁銦鎵等。通過應用量子點結構，這些器件的功率輸出能被放大。
這些器件依賴于包括外延加工的各個步驟在內的專門制造技術，而同時，也已經嘗試了在商業上可獲取的技術(可用技術例如包括CMOS制造工藝)范圍內集成光發射結構。
絕大多數的微電子器件由硅形成，過去的幾十年中，大量的努力被用于改善這些器件的可靠性和可制造性。由此，硅基微電子器件已變成了可靠和廉價的部件。特別是，互補式金屬氧化物半導體(CM0Q技術已變成一個，為社會的整個電子產品中的將近90%的產品提供基本的制造技術的數十億產業。而且，絕緣體上硅(SOI)技術被認為是將來合并光電技術和主流電子制造技術的基本技術。
據悉，對于CMOS和SOI的應用，當前的技術發展水平集中在IlOOnm和IlOOnm以上光學通信系統，這主要源于與長距離光纖通信系統的兼容性。這種方式有極大的限制，因為它需要將鍺包含到系統中以便實現一個有效的探測器和或1110-V技術一其在材料和處理工藝中都要使用混合的方法。這些技術是特別復雜的并且也非常昂貴。
為了利用已有的硅基技術和基礎設施，有很大的興趣將有源光學元件集成進CMOS 和SOI硅技術。然而，硅是間接帶隙半導體材料，不同于直接帶隙半導體材料，硅具有低光發射效率。
一個來自硅的可見光源是雪崩擊穿條件下的反向偏置p-n結。當p-n結被反向偏置至某一點，而使該結上的電場加速電子從而使它們與晶格進行電離碰撞時，發生雪崩擊穿。電離碰撞產生另外的電子，新產生的電子隨同原來的電子，被加速，以致產生額外的電離碰撞。當這個過程繼續時，電子的數量急速增加，產生了電流倍增效應。通過帶內載流子弛豫效應和帶外載流子合并效應，這些碰撞的小部分導致光子發射。
基于這個原理，Snyman等人在 IEEE Photonics Technology Letters, Vol. 17， No.10, October 2005, pp 2041-2043 的 “A Dependency of Quantum Efficiency of Silicon CMOS η pp LEDs on Current Density (Si CMOS η pp LED 的量子效率對電流密度的依賴性)”中，已報道通過利用帶有楔形端的反向偏置P-n結(楔形端限制了縱向和側向電磁場)，雪崩硅光發射器件(Av Si LED)中的來自硅的光發射效率能得到極大的增加。
這些嘗試中的一個已經在US 5，994，720中被公開。依據這個公開，光電器件被形成在如硅這樣的間接帶隙半導體材料的芯片上。器件包括明顯裸露的被嵌入相反摻雜外延層中的高摻雜η+區域，以形成臨近外延層表面的第一結區。當結區被反向偏置超出雪崩擊穿，器件就成為了向外部環境發光的器件。器件進一步包含在第一結區中產生或提供額外載流子的其他結區，因此提高了器件的性能。這些其他結可被增加以促進多重輸入信號處理功能，在此，來自第一個結的光發射是施加于其他結的電信號的函數。
雖然光電器件能被形成在間接帶隙半導體材料芯片上，但是為了開發這些器件的新用途，通常理想的是，進一步提高光輸出功率。而且，最近還發現，氮化硅和氮氧化硅，以及某些聚合物，在650-850nm區域內的長波長下提供低損耗波導。
相應地，因此而所需求的是一種如下的光發射結構其不但能更容易地集成進商業上已存在的可用技術中，而且能提供更長(但低于硅探測器閾值波長850nm)波長下的光輸出。另一方面，產生特殊波長和調諧這些波長也將是非常有益的。
發明目的
本發明的目的是提供光發射結構，優選的是，提供一種可以用商業上可獲取的制造技術制造的發光結構，該發光結構至少部分地能夠克服現有的光發射結構的缺點。
提供新穎的和有創造性的光發射結構也是本發明的一個目的。
發明概述
依據本范明的第一方面，提供基于硅的光發射器件，其通過雪崩載流子倍增來運行并且發射光，優選在850nm的硅的閾值波長探測范圍以下發射光，該器件包括具有高摻雜的第一區域的第一主體，第一區域同第二區域相接，第二區域具有更低的摻雜，并接著同更高地摻雜的第三區域相接，從而發生從第一區域到第三區域的載流子轉移。
所述硅光發射器件可以包括附加的第三電金屬終端，該第三電金屬終端電接觸第二區域，使更低地摻雜的第二區域中的電場分布被改變，以便從第二區域提取額外的載流子或向第二區域注入額外的載流子，以及以便增強來自器件的光發射，第一主體同第二主體相接，從而發生從第一主體到第二主體的光輻射的有效轉移。
硅光發射器件可以包括用于從第二區域提取額外的載流子或向第二區域注入額外的載流子的裝置，以便增強來自器件的光發射，引起受激載流子與引入所述第二區域或一個構成第二區域邊界的區域中的高密度的缺陷態的增強的再復合，第一主體同第二主體相接，從而發生從第一主體到第二主體的光輻射的有效轉移。
硅光發射器件可以包括用于增強來自器件的光發射的裝置，以便引起受激載流子同構成第二區域邊界的或與第二區域相接的或含在第二區域內的第二材料相互作用，從而因高能載流子與第二材料的相互作用而發生次級光子發射過程，第一主體同第二主體相接，從而發生從第一主體到第二主體的光輻射的有效轉移。
硅光發射器件可以包括用于從第二區域提取額外的載流子或向第二區域注入額外的載流子的裝置，以便增強來自器件的光發射，第一區域嵌入第二區域，從而使沿著第一區域的邊界的電場分布被改變，以及發生增強的受激載流子的倍增，從而增強來自器件的光發射，以及第一主體同第二主體相接，從而發生從第一主體到第二主體的光輻射的有效轉移。
硅光發射器件可包括，第一區域和第二區域隔開放置，以使具有非常低的摻雜水平的薄的第四區域被插在第一和第二區域之間，以增強第一主體和第二主體之間的電場分布，以及增強來自器件的光發射，第一主體同第二主體相接，從而發生從第一主體到第二主體的光輻射的有效轉移。
硅光發射器件可以包括互補金屬氧化物半導體(CM0Q技術。
硅光發射器件可以包括絕緣體上硅(SOI)技術。
硅光發射器件可以包括，第一終端和第一區域相連，第二終端和第二區域相連，第三終端和第三區域相連，其中發射波長的調諧通過改變施加于終端的偏置電壓而獲得。
硅光發射器件可以在第一終端和第二終端之間設有偏置電壓的情況下運行，以提供450nm-750nm范圍內的發射。
硅光發射器件可以在第一終端和第三終端之間設有偏置電壓的情況下運行，以提供650nm-850nm范圍內的發射。
上述發明實施方案形成當前被描述的所有基于SOI和CMOS的光發射結構的主要設計基礎。采自這些研究的關鍵特征是低于850nm波長(硅探測器閾值)的SiLED發射器和開發高效率光耦合器結構，以便實現從SiLED到波導的有效耦合。
上述本發明的實施方案具有開啟一個全新的所謂“全硅”電光應用領域的潛力，所述“全硅”電光應用如光耦合、電-光絕緣器、依靠光纖技術的從芯片到環境的數據轉移、電光傳感器、流體的和各種微光機械(M0EMQ器件——其在使用光學裝置的CMOS芯片上提供了全新的探測和監視范圍，使得他們更智能和高度集成化。
按照本發明的能被集成到集成電路中的基于硅雪崩的光發射器件有如下優點
好的電-光耦合和通信可能性對于10x10微米的探測器，在室溫下的漏電流是皮安級的并且低頻最低功率檢測水平是皮瓦級。從Si CMOS LED發射的當前功率發射等級是 IO-IOOnW級的，這比CMOS pn探測器的探測限值高將近三到四級。因此，數十億美元的經濟規模的CMOS技術和它的小的微型部件制造能力提供了各種電光應用(借助于這種Si LED 技術)。
IGb/秒的高的潛在帶寬操作速度Av CMOS LED結構中的小尺寸提供了高調制速度，因為器件的主要部件運行在操作的負偏置模式下，并且器件的小尺寸提供了低的內部寄生電容，導致很高的調制的速度。CMOS集成電路中的集成的Si LED光電部件的最終的速度由周圍的驅動和信號處理電路決定。在這一點上，已經取得巨大的進步，可實現當前的 GHz信號處理速度。
好的電絕緣由于室溫下的低的漏電流，Si CMOS技術提供了非常高的電路部件之間的電絕緣。
無干擾探測和數據處理已知曉，光探測和處理技術提供對干擾和噪聲的超強免疫力。在微電子和商業環境下，大趨勢是使用光技術。
系統可靠性在硅技術中，硅雪崩二極管運行在高可靠性水平下并且在這一點上有被證實的跟蹤報告——尤其在電力和齊納穩壓器中的應用。
然而應當注意到，依據本發明的Si LED結構不限于特殊的應用和這些例子僅僅作為潛在用途的解釋。


將通過參考以下附圖以示例的方式更詳細地描述本發明，其中
圖1示意性地示出了硅雪崩光發射二極管(Si Av LED)技術的設計概念表示，圖1(a)繪出了器件的結構，圖1(b)圖解了通過器件的電場分布圖，通過圖1(c)示出了作為通過器件的距離的函數的擴散載流子所獲得的能量。
圖2在Si能帶圖中示意性地示出了，對于所述器件，可能的光子能級躍遷。
圖3(a)是器件結構的示意性說明；圖(b)到圖(e)是作為通過器件的距離的函數的相應參數分布圖。每個區域界面和結以點線示出。
圖4是示出E-MOD Si LED結構和光發射區域的示意簡圖，圖(b)是器件的各種操作模式下的通過器件的電場分布圖。
圖5是示出E-MOD Si LED同相鄰的光傳導主體耦合的示意性簡圖，所述的相鄰的光傳導主體在本實施方案中被設計為具有更高和更低的折射率區域的光波導。
圖6是示出了使用絕緣體上硅技術實現通用MOD E Si LED。
圖7示出了支持低缺陷區域的電子弛豫和使用CMOS LOCOS氧化技術的器件形式的實現。
圖8示出了支持低缺陷區域的電子弛豫和使用CMOS LOCOS氧化技術及通過LOCOS 氧化層實施的第三接觸終端的器件形式的實現。
圖9示出了使用CMOS LOCOS氧化技術及通過LOCOS氧化層制造的第三接觸終端的器件形式的實現，該器件支持低缺陷區域的電子弛豫，同時，表面態出現于LOCOS-硅界面， 以及從器件的第三區域注入帶有相反電荷的載流子。
圖9c與圖9的實施方案相似并且通過正常的設計和工藝程序在CMOS芯片中設計熱電子加速結構。
圖10示出了使用0. 35以上或0. 35以下或SOI技術產生先進的MOD E Si LED器件的實施方案，其中使用高散射環境下電子與低能量空穴的高密度再復合。
圖11示出了利用區域1和區域2嵌入區域3的器件形式的實現，并且器件支持增強的受激載流子的側向倍增，以及低缺陷區域中的電子弛豫，并最大化了射出芯片的垂直發射。
圖12示出了通用E-MOD Si LED的實施方案的示意性代表，其用于增強硅和光波導界面電荷載流子的相互作用，以及增強從Si LED到側放波導中的光耦合。
圖13示出了 使用存在的絕緣溝槽技術的CMOS技術中的硅波導實施方案的示意性代表。(a)給出了 在沉積合適的更低折射率材料襯里之后，用折射率更高的材料填充溝槽的技術。(b)給出了相似的填充工藝，但在溝槽上覆蓋有被沉積的或生長的材料，以形成 “倒脊型”的波導。
圖14示出了光輻射的有效光耦合的實現的示意性簡圖，所述耦合為從使用梯度折射率透光層的側向倍增和次級激發Si LED進入(a)剛好放在Si LED之上的光波導；和 (b)放在CMOS芯片覆蓋層中的光波導。
圖15是低電壓可調制的硅光發射陣列/矩陣的平面圖，所述陣列/矩陣如由圖 11的光發射源元件組成的，其可用作高階光學器件。每一個發射源LED元件能利用兩套覆蓋層網狀網絡金屬被獨立地編址(提供電壓)和調制。信號編址和耦合能通過現有技術的 CMOS編址和編碼配置來執行。
圖16示出了光相互連接結構陣列，該陣列使得能夠通過波導實現，從芯片上 MOD-E SiLED到芯片的側面之一的光通信或數據傳輸，其中光輻射可直接耦合進光纖陣列或其他結構。
具體實施方式
現在參考附圖，詳細給出本發明的實施方案。
圖1圖解了硅雪崩光發射二極管(Si Av LED)技術。圖1 (a)示出了 p+n Si Av LED的結構，其中示出了耗盡區的尺寸、熱電子的擴散、及其與散射中心的可能的相互作用。 圖1(b)示出了通過器件的電場分布圖。圖1(c)示出了作為透過器件的距離的函數的擴散載流子所獲得的能量。
圖1圖解了 p+n雪崩Si LED技術的一些概念設計方面，其中涉及特定的器件區域、 電場分布、硅能量帶隙中的可能光子躍遷和穩態操作條件期間的動態載流子密度。器件的三個清楚的活躍區域能被識別，那就是產生熱載流子的強電場激發區和較低電場漂移區。
下面提供了隨后將要被描述的器件操作的更多的細節。當偏置器件時，一個p+n 結上產生高的線性增加的電場，該線性增加的電場在P+n界面達到最大。在一些偏置電壓下，在界面區域中的電場達到足夠高的值，以致電荷倍增(雪崩)在界面周圍的狹窄區域內發生了。高能量的(被激發的)電子被移向結的η側并且高能量的(受激的)空穴被移向結的P+側。
因為電場隨著距離p+n界面的距離線性地衰減，被轉移的電子很快到達電場沒有高到足以支撐離子化和載流子倍增過程的區域，但是它們依然在線性降低的電場下從結處移出。這個區域被稱作器件的耗盡區或漂移區。
圖2是硅的能帶圖，示出了在被激發到較高能態之后，硅中的電子和空穴的再復合以及載流子的可能弛豫。圖2給出了，在上述情景中可能被激發的一些主要的光子躍遷過程。圖2是硅的能帶圖，示出了在被激發到較高能態之后，硅中的電子和空穴的再復合以及載流子的可能的弛豫。
在雪崩np硅結中的光發射過程的起因表明了，主要的光產生過程與在高電場雪崩條件中的主硅原子離子化過程是相關的，所述的主硅原子離子化過程隨后跟隨著帶內弛豫過程，和聲子支持的間接的帶到帶的躍遷。
然而，通過使用受激載流子和低能載流子間的再復合特性和使用一些新穎的器件設計，一些高能帶間光躍遷可在硅帶結構中被激發。
在下文中，光發射結構的幾個實施方案被描述。
圖3(a)是所述器件的結構的側視示意圖。系統的基本活動元件是主體300。主體300被分割成3個區域第一個區域310、第二個區域320和第三個區域330。第一個區域310、第二個區域320和第三個區域330被彼此相鄰地排列并且包含不同的摻雜水平。第一個區域310被形成為ρ+結構、第二個區域320被形成為η結構并且第三個區域330被形成為η+或ρ+結構。在第一個區域310和第二個區域320之間存在結J1，如圖3 (a)所示。 在第二個區域320和第三個區域330之間存在結J2。頂面壁通過參考數字340被示意性地標出。電子空穴再復合區域350被形成在區域320中。
圖3是側視中的布局示意圖，其中電壓偏置，所述偏置被應用于n+pp+器件中，以在器件的激發部分中實現改變的(平坦的)電場分布和在器件中創造高的np再復合產物。
圖3(c)，圖3(d)和圖3(e)是穿過器件的距離的函數的相應參數分布圖。每個區域界面/結被以點線顯示。第一個區域310被高摻雜，被適當地接觸至地或者接某一參考電壓。第二個區域320更低地摻雜和尺寸較長，并且與更高地摻雜的第三區域330相接，二者的摻雜種類相同或相反。重要的金屬供給和觸點T2被置于第二區域內，T2直接接觸第二區域的后半部。合適的金屬供給Tl及T3也接觸第一部分310和第三部分330。
在第一區域310和第二區域320之間的第一個結Jl被反向偏置，以致耗盡區擴展進第二區域320。這通過在金屬供給T2上加合適的電壓來實現，T2接觸第二區域320。耗盡區延伸的足夠遠，能夠通過第二個區域320，以致其接觸到金屬觸點T2區域。
一個電場分布被建立起來，盡管第二區域320如圖3(b)中所示。圖3(c)和(d) 示出了，當使用P+nn+配置時，穿過器件100的電子和空穴的離子化分布圖以及所得的電子和空穴密度分布圖(其中主體300沿著圖3 (a)中所示的XX’線方向)。圖3(e)示出了隨后的電子空穴再復合和電子弛豫分布370和380，每一個在器件中產生特殊的光發生區域 350和360，如箭頭390示意性示出的一樣。由于在平坦電場區域中產生的高能電子和空穴的高密度，如圖2的、A類電子空穴再復合在350區域中將占主導。因為在接觸終端T2后平均電子擴散長度比電場的衰減分布大得多，如圖2的、B類電子弛豫過程將在器件的360 區域中占主導。當使用p+np+配置時，主要依據如圖2的、C型過程，空穴能從第三區域330 注入第二區域320并且導致受激高能電子和低能入射空穴于區域380中再復合。特別是， 由于高濃度次級載流子注入320區域中，非常高的再復合np產物能被獲得。
特別是，在低缺陷環境所發生的高能電子的弛豫能夠通過p+np+配置實現。相應地，依據圖2中B型躍遷的較長波長(750-1000·)的電子馳豫型光發射可用p+rm+配置實現。
相應地，依據圖2中C型躍遷的較長波長(650-850nm)的C型(圖幻電子再復合可被實現。
通過改變觸點T2上的偏置電壓，可以通過雪崩倍增過程，使靠近結Jl的區域置于光發射模式下，其中借助于改變穿過器件的電場分布。因此器件被命名為變化電場硅光發射器件(MOD-Ε Si LED)。
圖4的(a)是示出了作為器件100的E-MOD Si LED的結構，光發射區域350和 360;以及(b)對于器件100的各個操作模式，穿過器件的電場分布圖440、450和460。圖 4(a)中，觸點T1、T2和T3由各自的金屬供給410、420和430提供。
高偏置電壓將保證強的光發射，同時低偏置電壓將導致較低的光發射。當電壓低于光發射所必須的閾值電壓時，此時能夠實現光發射的完全關斷。這在圖4b中被示意性地示出，其中，參考數字440指示有效光發射模式，參考數字450指示光發射閾值和參考數字 460指示光發射的關斷。
改變第三終端T3上的偏置電壓，將引起穿過這個結構的電勢分布依據從第二區域320進入第三區域330的部分電流密度分布，而發生細微改變，并能引起光發射水平的變化——當部分偏置電壓通過該終端施加時。因此模擬或數字強度/幅度調制能被實現。
在其他情況下，載流子可從第三區域330注入到第二區域320中，以致發射光波長的變化可被實現，因此完成了被發出的光輻射的波長調制。
因此，通過改變或調制區域2中的電場分布，器件中的幅度和波長的調制能夠被實現。
在另一個本發明的實施方案中，第二個區域320可被進一步分為多個更小的更低或更高地摻雜的區域，以便優化器件100的光發射過程或波長特性。
在區域350或區域360(或兩者)附近的區域上光發射被產生并可有效地被耦合進相鄰地放置的波導結構中或透光結構中。參照圖5，這將在下面詳示。
例如，接觸供給被提供在第一金屬和接觸層530上。
可以利用各種波導。光可以通過基于LOCOS和氮氧化硅或SiN的波導或透光聚合物結構主要被耦合進CMOS覆蓋層中。或者，光可以被耦合進基于波導槽(所述波導槽基于氮氧化硅或氮化硅)的結構(0XI-TRENCH)中，這些結構可以主要被應用在0.35微米CMOS 技術中。尤其是，氧化氮、氮化硅或現有技術中的透光聚合物，對于更高的芯材料而言是合適的，并提供了波長700nm到IlOOnm下的低于0. IdB的非常低的功率損失。
在通用的器件形式的結構和操作條件下，可以以以很小的偏差，獲得幅度和波長這兩者的調制。
通過對所述通用結構和概念稍作調整，可以將所述系統作為獨立的實施方案應用于絕緣體上硅技術。
圖5是示意圖，示出了 E-MOD Si LED器件100同相鄰的光傳導主體500的耦合， 在此情況中，主體500被設計為具有更高折射率區域520和更低折射率區域510的光波導。 應當注意到所有的元件能使用傳統的CMOS工藝技術被制造。
圖6以截面視圖示出了使用絕緣體上硅技術將光耦合到波導里面的實施方案。在硅基底600上，硅氧化物絕緣層610被形成。在硅氧化物絕緣層610之上存在硅層620，硅層620也能被用作可選的又一有效電子器件，如參考數字640所示意性指出的。在硅氧化物絕緣層610上主體300被形成。在此，主體300的各個區域310、320和330被限定為相鄰，目的是創造功能性Si LED結構。p+rm+活性區域在硅絕緣基底600上的三層硅上氧化物的硅層620上被制造。通過將正常的等離子沉積和蝕刻技術用于分別和主體300的各區域310,320和330接觸的所有終端Tl、T2和T3而實現電接觸區域650,650'和650”。
較高的芯折射率660能通過修飾和溝槽制造技術實現。波導次級光傳導區域670 可通過等離子沉積、濕法氧化或次級聚合物沉積技術被制造，這樣一個低折射率條帶在絕緣體層620上的硅平面內產生了，其接觸主體300區域的有效光發射區域。在與硅層620 一樣的平面內，通過相同的程序或使用光纖通信技術中用到的通用技術和技能，并依據所述結構布局概念，較高的折射率芯區域660可被加工為相鄰于主體300結構。上述實施方案中實現的波導和電光耦合結構可使用硅氧化物、氮氧化硅、聚合物或氮化硅或這些的組合物。波導應選擇合適的低損耗的和玻璃類的。
圖7示出了 p+rm+主體300結構的設計概念，結構可通過使用標準的LOCOS工藝的CMOS技術實現。有三個相鄰排布的區域710、720和730。硅氧化物層702被置于區域 720之上。區域710和730分別使用電觸點704和706被連接。如果ρ+和η+區域710和 730被放置得足夠近GOOnm間隔)耗盡區740能被擴展延伸通過低摻雜區域并且可接觸或可不接觸η+區域。這能減少LED器件的整體運行電壓。Jl結被反向偏置以致高倍增或雪崩條件在結邊緣的狹窄的薄區域內發生。這個區域被稱為激發區750。高密度的高能電子 760隨后在高電場區域中漂移，并在電場較低的低摻雜的區域中降至低能值。通過合適地選擇η區域730的摻雜水平，電場分布的梯度(衰減)能被做的很陡，這樣，電子的電子平均路徑全部或部分地超過了總的衰減長度。這尤其將激發圖2中所示的B類的光子躍遷。這種相對簡單的結構所發射的輻射390將特別偏向于650到850nm區域。
高能電子和空穴的再復合可根據圖2中激發區中的A躍遷而發生。在這種結構的其他實施方案中，η區域730中的摻雜水平可被做的低，以致在η區域中形成非常平的電場。 這將激發更多的電子空穴倍增過程并特別地激發圖2中的A類躍遷，從而形成較短的波長和較窄的帶寬G00-500nm)。
圖8示出了如圖3和4的依據于本發明的改變的和調制的電場分布概念的通用結構的實施方案，其中第二區域820更低地摻雜。有三個相鄰排布的區域810、820和830，以便形成p+np+結構。硅氧化物LOCOS結構802被置于第二區域820之上。區域810、820和 830分別使用電觸點804、808和806連接。金屬觸點808 (η-硅上的鋁)穿過LOCOS氧化物802，并提供到低摻雜區域820的好的正向偏置觸點。加在這個觸點的偏置電壓提升了電場，并平坦了在區域820中的長的側向距離上的電場。這特別增強了電子和空穴的倍增，最大化了這個區域中的高能載流子密度并特別有助于圖2中A型光子躍遷。相應地，非常長的平坦的分布產生了，這將特別增強高能電子和空穴的再復合；并且，這將有助于圖1中A類較短波長G50-550nm)輻射的產生。一個可選的第四區域或i_層850可被插入在結Jl區域上，目的是局部地增強此處的電場，以及增強載流子的激發和載流子的倍增。激發區750 和耗盡區740也在圖中被指出。
圖9示出了如圖3和4的依據于所改變的和調制的電場概念的通用結構的實施方案，其和圖8中一樣，但在LOCOS氧化物802的底面上增加有缺陷態900。金屬觸點808 (η-硅上的鋁)穿過LOCOS氧化物802并提供到低摻雜區域的好的正向偏置觸點。特別地，在此結構中，LOCOS氧化層802以下的高密度表面態在對應于高能電子弛豫地帶的區域被實現了。而且，大密度的相反的載流子的電荷910從區域830被注入，以致弛豫的高能電子和低能擴散空穴之間的劇烈反應發生了。由于發生在氧化物表面和表面態之間的高散射，高能電子特別經歷高“動量擴散”。因為在急劇增加的電場中低能空穴正獲得能量，對空穴而言， 其也將經歷高動量擴散。這樣的條件將特別有利于如圖2所示的C型躍遷，產生從1. 5到 1.8ev(650nm到750nm)的寬發射帶寬。此外，柵多晶硅的一小部分也能被放在LOCOS氧化物頂面上，目的是吸引被注入的少數載流子以達到進一步增強動量擴散和載流子密度的目的。所有的這些作用將增強器件的光發射強度和器件的效率。可以選擇的第四區域或i_層 (低摻雜層)可以被插入到結Jl區域，與圖8中所示的層850相似，目的是局部增強此處的電場并增強載流子激發和載流子倍增。表面態密度區域900可以由一層通過高能載流子的激發而發射光的次級光發射材料層來替代。
圖9c的實施方案是基于圖9的。所提技術的實施方案在CMOS芯片塊中用正常設計和處理工藝設計熱電子加速器件。利用后處理工藝，目標材料950然后被沉積在芯片塊上。建議通過頂上鈍化層970射頻蝕刻凹腔，直到達到硅界面980為止。然后依靠合適的低溫工藝，目標材料被沉積到凹腔之中。ITO層960最終被沉積，使實現與其中一個CMOS金屬層的接觸。相反的實施方案也是可能的，例如利用η+掩埋層和η-井層。這個結構通過溝槽995與其他結構分開。
圖10是本發明的進一步實施方案。器件包含間接帶隙半導體材料(在此是單晶或多晶硅)的第一主體1000(圖IOa)。第一主體1000在橫向橫截面上可具有任何合適的形狀，例如三角形或矩形并且相互嵌入，或彼此相鄰放置。在圖IOa中示出的實施方案，它是矩形的并且彼此相鄰地分立放置。更特別的是，第一主體有厚度尺寸d并且在有關的位置具有寬度尺寸《。有第一摻雜種類的第一區域被限定為具有高摻雜水平，在這種情況下為η+。與第一區域相鄰的區域被限定為具有相反的摻雜類型(在這種情況下是P)的第二區域1020，并且是低摻雜水平的。與第二區域1020相鄰的區域是具有相反摻雜類型的、具有如第一類的摻雜的但摻雜水平更高(在這種情況下是η)的第三區域1030。與區域1030 相鄰的是與1030具有相反摻雜類型但是有更高的摻雜水平的第四區域1040。根據CMOS技術制造程序的正常方法，合適的電子終端Tl到T4通過金屬層和通過氧化接觸孔而被制造于1010到1040每一個區域上(如圖IOa所示)。第一區域1010外圍和第二區域1020提供結J1，結Jl被正向偏置，以致電子被注入區域1020，如參考數字1050所示。結J2被反向偏置為雪崩模式。由于用在第二區域1020和第三區域1030上的指定的摻雜水平，第二區域1020中的電場分布朝區域1030急速增加并在結J2達到峰值。達到此值時，離子化水平達到足夠高的數值，以致足夠的次級電子空穴對1060被產生并在區域1020中每一個小的厚度的增長量下大于1。在這個電場值下，如圖IOb所示，在MlO5V. cm-1這個電場強度下，由于與空穴相比有高于10倍的電離電位差異，電子被優先離子化。在終端T3和T4上電壓偏置同樣致使電子從區域4注入進區域3。因此，高密度的高能電子和低能空穴被從相反的一側注入，以致這些載流子的高再復合能夠在區域1070中發生。圖IOb描述了通過圖 IOa的橫截面XX’被建立的電場分布圖，點線指出了不同區域的邊界。通過數值為2xlO+5V. cm-1的偏置，激發場的最大強度能得到控制。
可以看到這種結構和方法創造了高能電子和低能(冷)空穴之間的預計大約IO35 的np產物分布，PI, A類再復合過程在光產生過程中占主導。
因此，所述結構和方法具有以下優勢該設計因此能夠實現可獲得的大約IO6A. cm-2的電流密度，同時在結的IV曲線內沒有嚴重破壞、衰退或滯后效應。高達IO35的主要再復合產物能因此被獲得。這能顯著地增強從器件的光輸出。
因為再復合過程在區域3的幾乎零電場條件下發生于耗盡區以外，預計的是，高擴散過程將在區域1030的高雜質和缺陷環境中發生。這可增強載流子中的動量轉移，這種轉移有利于B類和C類躍遷。
終端Tl和T4都能有效地被用于顯著地改變Jl界面處電子和空穴至區域1010中的注入，并極大地改變器件的光輸出。
該結構的進一步的最為重要的方面是低電場區域可被用在區域1030中。這使得能夠在低電場條件下連續維持空穴散射過程，并在區域1010中保證擴散空穴動量狀態的連續變化。而且，通過改變這個區域中的低電場幅度(如果需要，通過一個附加的終端T5)， 動量的‘傳播’能被改變。因此，器件可被調諧，目的是優化如圖3中C類的熱電子和低能 (冷)電子的再復合。而且，所述概念能被用于‘調諧’空穴的能量，可以允許主導的躍遷發生漂移，其中允許通過偏置而允許所發射的輻射的“漂移”或調諧。
在其他的實施方案中，被發射波長的漂移或調諧可通過改變圖3的p+np+結構中的偏置來獲得。當器件運行在終端Tl和終端T2間的主要偏置下時，450nm-750nm范圍內的發射可能是占優勢的，而當器件運行在終端Tl和T3之間的偏置下時，將傾向于650-850nm 之間的較長波長的發射。依據本發明中所給出的概念，可以對窄波段的發射做進一步的細化。
面向較長波長的增強光發射Si LED的實施方案，可如圖11所示的實施方案一樣被實現。此處高摻雜半導體區域1120通過狹長的三角形和尖端凸起1122被實現。這個結構被放置在較低摻雜的半導體區域1110，該半導體區域1110足夠大，可容納從區域1120延伸過來的最大延伸耗盡區——當沿著相鄰于細長的三角形主體一側的結邊緣(結1和2的相接處)反向偏置時。第三低電阻/歐姆接觸區域1030被放置為直接平行于最大的突出主體長度，位于相對的、第一位置。器件被合適的電壓偏置，以致沿著朝向電接觸主體區域的第二主體結邊緣1140創造加長的耗盡區。在結(圖11中的p+n結)界面附近最大的電場區域中被激發的電荷載流子現在將加速并沿著如圖11所示的結1和2的界面橫向穿行，而非垂直于所述界面穿行。因為耗盡區(直到邊1160)同正常朝向的耗盡區相比被大大地延伸，被加速的載流子現在在耗盡區末端離開結之前，將穿過長得多的路程。在其穿過所述路程期間，它們將經歷多個平均自由加速路程，每一路程因主晶格晶體原子、缺陷和雜質或其他載流子的碰撞和離子化過程結束。在這些相互作用過程中，光子被發射，導致器件的總光子發射水平特別增加。由此，更長的側向軌跡路程，導致增強的散射和多重平均自由路徑。 這導致了在次級載流子倍增中的增強的雪崩；進一步被加速的載流子的指數增加，以及，從結處的總光輻射的指數增加。倍增區域由參考數字180來表示，其導致主要的光發射區域 170。被激發的載流子產生次級載流子，次級載流子又導致新的激發和硅自身中新的光輻射過程。通過選擇主要的半導體主體材料和每個主體的導電種類，并使用電子的倍增和雪崩是硅中空穴的近兩倍的事實，高能載流子濃度和種類能被設計。Ρ+η η+型布置特別適合產生高強度的基于CMOS的LED。結果，合適的次級主體也能被放置在每一個受激載流子能到達的范圍中，以產生來自主激發或次級激發載流子的光輻射。這些Si LED被合適地設計為 “次級激發Si LED”。器件的結構相對簡單，并且能容易地使用CMOS技術來加以制造。
上述的Si LED實現是優選實施方案。可以采用這些實施方案的變體，以兼容CMOS 和SOI技術。LOCOS氧化物可被用于增強表面態再復合效應，以及用于取代發射區域，以更好地匹配相鄰的波導結構的芯或可被省略。
額外的低摻雜水平間隔層也可被插入到第一區域和第二區域之間的Jl區域，目的是獲得短距離的非常平坦的電場分布。這可有效地改變從三區域器件到四區域器件的所有實施方案的主體方面。
在本發明的其他實施方案中，在圖3和4的器件的通用形式中所描述的終端上的偏置和信號電壓的設置可以互換，以實現在調制和信號探測中的更大的效率。
在進一步的實施方案中，每個區域的摻雜類型可改變至相對的類型，目的是獲得特別效應和特殊的效率。
圖12示出了本發明的進一步的實施方案，該實施方案的目的是增強從主體300結構到光傳導主體500的光耦合。圖12示出了通用E-MODSi LED實施方案的示意表示，所述實施方案的目的是增強硅和光波導界面電荷載流子的相互作用，以及增強從Si LED進入側放波導的光耦合。此處，通用主體800結構被使用，800包括從810到840的三或四個區域， 但金屬觸點和供給被放置在金屬層860上以致在第二區域820和第三區域830的表面上形成較高的電流密度，因此，在具有光纖芯的區域820和區域830表面最大化了光輸出，因此而增強了光輻射390進入波導500的較高折射率芯520的耦合。
圖13示出了可用于本發明的波導截面圖。此處，在圖13a中，一般絕緣溝槽的薄 LOCOS襯里被做的更大，隨后跟有合適的氮氧化硅或聚合物材料的合適的沉積和生長，從而在較低折射率包圍材料中形成較高芯折射率。最后，合適的表面層也能被沉積用來在頂面包裹較高折射率的芯。
光主要通過LOCOS和基于氮氧化硅或氮化硅的波導或透光聚合物結構耦合進入 CMOS覆蓋層。或者光被耦合進基于波導槽(所述波導槽基于氮氧化硅或氮化硅)的波導 (0XI-TRENCH)結構，溝槽主要用于0. 35微米以下的CMOS技術。在這種情況下，硅基底900 中的一般絕緣溝槽920的薄LOCOS襯里被做的更大，隨后跟有合適的氮氧化硅或氮化硅的合適的沉積和生長，從而在較低折射率包圍材料930中形成較高芯折射率910。最后，合適的表面層也能被沉積用來在頂面包裹較高折射率的芯。折射率梯度也能做成矩形或圓形的，以致單模或多模的光傳播在波導內發生了。
圖13b以剖面圖示出了 “倒脊”型波導如何能通過在溝槽950中沉積較高折射率芯材料960并用這種材料簡單填充溝槽，而被形成。硅側壁970和頂層980上的薄氧化物襯里層還被使用，目的是創造必須的折射率梯度。
在進一步的實施方案中，使用相同的梯度折射率概念和覆蓋層中側向的光折射率梯度定義，通過模板掩模沉積不同的覆蓋層，從而通過應用合適的后處理工藝在傳統CMOS 集成電路的覆蓋層中形成一系列光梯度折射率波導。
在進一步的實施方案中，使用相同的梯度折射率概念和覆蓋層中側向和垂直向的光折射率梯度定義，通過掩模沉積不同的覆蓋層，從而在絕緣層頂部上(通常是COMS集成電路的場氧化層)直接形成一系列光梯度折射率波導，以及較高折射率直接形成于場氧化層上，這樣傳統的肋波導或單模或多模高折射率光纖/波導被形成，并且導致來自Si CMOS LED的發射被有效耦合進波導的較高折射率部分。詳細的過程和材料選擇能被選擇，目的是優化技術。如果有必要，光層可在金屬層被沉積之前被預沉積，金屬層通常要求低的熱預算和在CMOS工藝過程末端制備。梯度折射率合成物也能通過傳統的玻璃摻雜和玻璃流動技術獲得。如果有必要，一些特定的光學模塊可借助于不同的工藝被獨立制造、并在CMOS工藝之后，連同光纖光學模塊的拾取和放置一起，被拾取和放置就位，并且作為后處理工藝過程。這些實施方案通常適合用0. 35微米以上CMOS技術實現。
圖14a示出了自Si LED100中發射的光輻射耦合進垂直放置的波導1400的耦合實施方案。
圖14b示出了從Si LED100中發射的光輻射耦合進橫向放置的波導1400的耦合實施方案。
在Si CMOS LED光發射區域1040上面，濕法蝕刻或干法蝕刻一個窗口，所述窗口具有微米級的尺寸。隨后，通過用掩模合適地覆蓋CMOS芯片平面視圖中的其余部分，并且， 接著在腔中沉積具有梯度折射率的各個層1410。如果梯度選擇被正確做出，在本方案中，從 Si-SiO2界面到表面——作為一個進行情況——從低到高，可在二維中產生光的折射，以致發射的光被聚焦進入任何單模的或多模的光纖的芯中，同時，具有非常高的耦合效率。
耗盡層1430、載流子激發區1440，連同第二區域1170、電接觸區域1160和氧化絕緣層1180，是Si LED100的一部分，類似于針對前述實施方案所描述的器件。
在進一步的實施方案中，使用相同的梯度折射率概念和覆蓋層中側向的和垂直向的光折射率梯度的定義，通過掩模沉積不同的覆蓋層，從而在傳統的COMS集成電路的覆蓋層中直接形成一系列光梯度折射率波導——通過采取適當的后處理工藝。在進一步的實施方案中，使用相同的梯度折射率概念和覆蓋層中側向的和垂直向的光折射率梯度定義， 通過掩模來沉積不同的覆蓋層，從而在絕緣層頂部上(通常是COMS集成電路的場氧化層) 直接形成一系列光梯度折射率波導，以及較高折射率區域直接形成于場氧化層上，這樣，傳統的肋波導或單模或多模高折射率光纖/波導被形成，并且，導致來自Si CMOS LED的發射被有效地耦合進波導的較高折射率部分中。詳細的過程和材料選擇能被選擇，目的是優化技術。如果有必要，光層可在金屬層被沉積之前被預沉積，金屬層通常要求低的熱預算和在 CMOS工藝過程末端制備。梯度折射率合成物也能通過傳統的玻璃摻雜和玻璃流動技術獲得。如果有必要的話，一些特定的光學模塊可借助于不同的工藝被獨立地制造，并在CMOS 工藝之后，連同光纖光學模塊的拾取和放置一起，被拾取和放置就位，此作為一個后處理工藝過程。所有的這些實施方案通常適合于用0. 35微米以上的CMOS技術來實現。圖15和圖16給出了本發明的用于從芯片塊到外部環境的光輻射耦合的光互聯應用的進一步實施方案。在圖15中被用于實現Si LED陣列1500的元件的結構，所述結構，如在圖11中所描述的，呈現高的效率和非常小的點尺寸。由于尺寸小和結構簡單，可獲得每單位距離的非常高的階數。相應地，光纖1500陣列可以被安裝在此陣列之上，使得自CMOS芯片表面垂直向外的多個光路成為可能。利用合適的金屬軌道放置和使用單元格編址和驅動技術(通過編碼器和多路復用器)，陣列中的每一個元件的強度也可以被單獨地調制。在圖16中，圖12中描述的實施方案被用于創造波導行1600，波導行1600同芯片的一個側面1610相接。然后，一行光纖被安裝，這些出現的光纖被恰當地對準，保證從芯片到環境通信的效率。圖12中描述的實施方案特別采用側MOD E Si LED同波導的高折射率芯的非常有效的耦合。總之，以非常高度的微尺寸設計和簡潔性和易制造性，獲得了從芯片到環境的有效光輻射耦合。雖然此處只是描述了某些實施方案，但對于本領域普通技術人員而言，顯而易見的是，其他的一些本發明的修改和變化也是可行的。這樣的修改和/或變化將視作落在此處所描述和/或舉例說明的本發明的精神和范圍內。
權利要求
1.一種基于硅的光發射器件，其通過雪崩載流子倍增來運行并且發射光，優選在 850nm的硅的閾值波長探測范圍以下發射光，該器件包括具有高摻雜的第一區域的第一主體，第一區域同第二區域相接，第二區域具有更低的摻雜，并接著同更高地摻雜的第三區域相接，從而發生從第一區域到第三區域的載流子轉移。
2.依據權利要求1所述的硅光發射器件，包括附加的第三電金屬終端，該第三電金屬終端電接觸第二區域，使更低地摻雜的第二區域中的電場分布被改變，以便從第二區域提取額外的載流子或向第二區域注入額外的載流子，以及以便增強來自器件的光發射，第一主體同第二主體相接，從而發生從第一主體到第二主體的光輻射的有效轉移。
3.依據權利要求1所述的硅光發射器件，包括用于從第二區域提取額外的載流子或向第二區域注入額外的載流子的裝置，以便增強來自器件的光發射，引起受激載流子與引入所述第二區域或一個構成第二區域邊界的區域中的高密度的缺陷態的增強的再復合，第一主體同第二主體相接，從而發生從第一主體到第二主體的光輻射的有效轉移。
4.依據權利要求1所述的硅光發射器件，包括用于增強來自器件的光發射的裝置，以便引起受激載流子同構成第二區域邊界的或與第二區域相接的或含在第二區域內的第二材料相互作用，從而因高能載流子與第二材料的相互作用而發生次級光子發射過程，第一主體同第二主體相接，從而發生從第一主體到第二主體的光輻射的有效轉移。
5.依據權利要求1所述的硅光發射器件，包括用于從第二區域提取額外的載流子或向第二區域注入額外的載流子的裝置，以便增強來自器件的光發射，第一區域嵌入第二區域， 從而使沿著第一區域的邊界的電場分布被改變，以及發生增強的受激載流子的倍增，從而增強來自器件的光發射，以及第一主體同第二主體相接，從而發生從第一主體到第二主體的光輻射的有效轉移。
6.依據權利要求1到5之一所述的硅光發射器件，其中第一區域和第二區域隔開放置， 以使具有非常低的摻雜水平的薄的第四區域被插在第一和第二區域之間，以便增強第一主體和第二主體之間的電場分布，以及增強來自器件的光發射，第一主體同第二主體相接，從而發生從第一主體到第二主體的光輻射的有效轉移。
7.依據權利要求1到6之一所述的硅光發射器件，其中互補金屬氧化物半導體(CMOS) 技術被使用。
8.依據權利要求1到6之一所述的硅光發射器件，其中絕緣體上硅(SOI)技術被使用。
9.依據權利要求1到8之一所述的硅光發射器件，其中第一終端和第一區域相連，第二終端和第二區域相連，第三終端和第三區域相連，其中發射波長的調諧通過改變施加于終端的偏置電壓而獲得。
10.依據權利要求9所述的硅光發射器件，其中器件在第一終端和第二終端之間設有偏置電壓的情況下運行，以提供450nm-750nm范圍內的發射。
11.依據權利要求9所述的硅光發射器件，其中器件在第一終端和第三終端之間設有偏置電壓的情況下運行，以提供650nm-850nm范圍內的發射。
全文摘要
本發明涉及硅光發射器件(SiLED)，及其在當前的互補金屬氧化物半導體(CMOS)中以及未來的絕緣體上硅(SOI)技術中的應用。依據本發明，基于硅的光發射器件被設計為通過雪崩載流子倍增來運行并且發射光，優選在850nm的硅的閾值波長探測范圍以下發射光，從而使其與CMOS氮化硅，氮氧化硅或聚合物波導技術兼容。這有利于各種電-光系統應用，例如電-光耦合器、到芯片上或自芯片的快速數據轉換、各種光互連配置和各種片上傳感器、流體和微光機電傳感器應用。在特殊的操作條件下，特定波長的發射(例如更長的波長)可被實現，同時在其他情況下，可以獲得對所發射的發射的調制。
文檔編號H01L33/34GK102498583SQ201080036175
公開日2012年6月13日 申請日期2010年6月15日 優先權日2009年6月15日
發明者盧卡斯·威廉·斯尼曼 申請人:茨瓦內科技大學