專利名稱：一種封裝大電流肖特基產品時鍵合線的鍵合焊點結構的制作方法
技術領域：
本實用新型涉及一種封裝大電流肖特基產品時鍵合線的鍵合焊點結構。
背景技術：
為獲得功率器件的最大功率輸出，半導體設計人員己經想盡各種方法，例如采用減 薄芯片的厚度，改變參雜，改進燒結材料等都是用來降低器件的功率損耗。
器件的功率損耗主要表現在其正向工作電壓(以下簡稱VF參數)上，VF參數越 小，其功率損耗就會越低。對于大電流肖特基產品來說，其VF參數是其性能指標中的 一個重要參數指標，VF參數直接決定著大電流肖特基產品的性能優越。
然而要想降低大電流肖特基產品的VF參數，通過減薄大電流肖特基產品芯片的厚 度，或者改變參雜，改進外引線材料，都是一件費時費力的工作，并且并不能得到很好 的預期效果。
目前，在封裝大電流肖特基產品時，大電流肖特基產品的芯片金屬表面(一般為鋁 表面)上， 一般會焊接至少兩根鍵合線(常叫做內引線，內引線一般采用鋁材)。鍵合線的 一端采用高頻鍵合技術，使其焊接在外引線焊結點處，而鍵合線的另一端則采用高頻鍵 合技術融化在芯片的金屬表面上，以完成鍵合線和芯片的焊結，鍵合線與芯片的金屬表 面之間接觸的部位形成鍵合焊點。考慮到生產的工作效率，現有大電流肖特基產品的鍵 合線在芯片的金屬表面上只形成一個鍵合焊點，如附圖1所示，三根鍵合線21'、 22，、
23，的一端只與芯片r金屬表面形成三個鍵合焊點ir、 12，、 13，，并且三個鍵合焊點ir、 12'、 13，在芯片r的金屬表面均勻的呈三角形分布。
但是對于大電流肖特基產品來說，當電流小于70安培時，其VF參數還能處于比較 正常的范圍，但是當電流大于70安培以后，特別是在70 100安培時，采用上述常用 的鍵合方式其VF參數會大幅增加，嚴重影響了大電流肖特基產品的VF性能。
實用新型內容
本實用新型所要解決的技術問題是針對上述現有技術提供一種不改變任何材料，對 電流大于70安培的大電流肖特基產品，能有效降低其正向工作電壓的封裝大電流肖特 基產品時鍵合線的鍵合焊點結構。
本實用新型解決上述技術問題所采用的技術方案為該封裝大電流肖特基產品時鍵 合線的鍵合焊點結構，所述大電流肖特基產品每顆芯片的金屬表面上焊接有至少兩根鍵合線，其特征在于所述鍵合線中至少一根鍵合線的一端與芯片金屬表面形成兩個所述 鍵合焊點，而其它鍵合線的一端則只與芯片金屬表面形成一個所述鍵合焊點。
雖然鍵合焊點的數目越多，生產的工序時間相對增加，但是鍵合焊點的數目越多， 大電流肖特基產品的正向工作電壓就會越小，并且在實際的封裝過程中，增加鍵合焊點 的數目對生產的工作效率的影響還是非常微小的。
作為本實用新型的優選實施例，所述鍵合線有三根，其中第一鍵合線的一端與芯片 金屬表面形成第一鍵合焊點和第二鍵合焊點，而第二鍵合線、第三鍵合線的一端與芯片 金屬表面各自形成第三鍵合焊點、第四鍵合焊點，并且所述第一鍵合焊點和第二鍵合焊 點均勻分布在所述大電流肖特基產品芯片的金屬表面的一個對角線上。
進一步改進，所述第三鍵合焊點和第四鍵合焊點均勻分布在所述大電流肖特基產品 芯片的金屬表面的另一個對角線上。
與現有技術相比，本實用新型的優點在于通過將鍵合線中至少一根鍵合線的一端 與芯片金屬表面形成兩個鍵合焊點，而其它鍵合線的一端則只與芯片金屬表面形成一個 鍵合焊點，可有效降低大電流肖特基產品的正向工作電壓。
圖1為現有技術中封裝大電流肖特基產品時鍵合線的鍵合焊點結構圖2為本實用新型實施例中封裝大電流肖特基產品時鍵合線的鍵合焊點結構圖。
具體實施方式
以下結合附圖實施例，對本實用新型作進一步詳細描述。
如圖2為本實用新型的優選實施例，大電流肖特基產品的芯片1的正方形金屬表面 上焊接有三根鍵合線，即第一鍵合線21、第二鍵合線22、第三鍵合線23，本實施例中 大電流肖特基產品的芯片1有兩顆，其金屬表面為鋁表面；三根鍵合線21、 22、 23為 鋁引線；在封裝時，處于中間的第二鍵合線22通過高頻鍵合技術與芯片1的金屬表面 之間形成有兩個鍵合焊點，即第一鍵合連接焊點11和第二鍵合連接焊點12，另外兩根 鍵合線即第一鍵合線21、第三鍵合線23的一端則分別與芯片1的金屬表面之間形成第 三鍵合焊點13和第四鍵合焊點14。
其中第一鍵合焊點11、第二鍵合焊點12均勻分布在芯片1的金屬表面的一個對角 線上，即第一鍵合焊點ll、第二鍵合焊點12分別分布在芯片1的金屬表面的一個對角 線的兩個l/3處。而另兩個鍵合焊點即第三鍵合焊點13、第四鍵合焊點14則均勻分布 在芯片1的金屬表面的另一個對角線上，這樣，第一焊點11、第二焊點12、第三焊點 13、第四焊點14在芯片1的正方形金屬表面上也形成一個小的正方形。
權利要求1、一種封裝大電流肖特基產品時鍵合線的鍵合焊點結構，所述大電流肖特基產品每顆芯片的金屬表面上焊接有至少兩根鍵合線，其特征在于所述鍵合線中至少一根鍵合線的一端與芯片金屬表面形成兩個所述鍵合焊點，而其它鍵合線的一端則只與芯片金屬表面形成一個所述鍵合焊點。
2、 根據權利要求l所述的封裝大電流肖特基產品時鍵合線的鍵合焊點結構，其特 征在于所述鍵合線有三根，其中第一鍵合線的一端與芯片金屬表面形成第一鍵合焊點 和第二鍵合焊點，而第二鍵合線、第三鍵合線的一端與芯片金屬表面各自形成第三鍵合 焊點、第四鍵合焊點，并且所述第一鍵合焊點和第二鍵合焊點均勻分布在所述大電流肖 特基產品芯片的金屬表面的一個對角線上。
3、 根據權利要求l所述的封裝大電流肖特基產品時鍵合線的鍵合焊點結構，其特 征在于所述第三鍵合焊點和第四鍵合焊點均勻分布在所述大電流肖特基產品芯片的金 屬表面的另一個對角線上。
專利摘要本實用新型涉及一種封裝大電流肖特基產品時鍵合線的鍵合焊點結構，所述大電流肖特基產品每顆芯片的金屬表面上焊接有至少兩根鍵合線，其特征在于所述鍵合線中至少一根鍵合線的一端與芯片金屬表面形成兩個所述鍵合焊點，而其它鍵合線的一端則只與芯片金屬表面形成一個所述鍵合焊點。與現有技術相比，本實用新型的優點在于通過將鍵合線中至少一根鍵合線的一端與芯片金屬表面形成兩個鍵合焊點，而其它鍵合線的一端則只與芯片金屬表面形成一個鍵合焊點，可有效降低大電流肖特基產品的正向工作電壓。
文檔編號H01L23/488GK201233890SQ20082012069
公開日2009年5月6日 申請日期2008年7月1日 優先權日2008年7月1日
發明者段康勝 申請人:寧波明昕微電子股份有限公司