專利名稱：場效應晶體管及其制造方法
技術領域：
本發明涉及場效應晶體管，尤其是有溝槽(trench)的DMOS晶體管及其制造方法。
背景技術：
在半導體工業中，例如MOSFET(金屬氧化物半導體場效應晶體管)等功率場效應晶體管是眾所周知的。一種類型的MOSFET是DMOS(雙擴散金屬氧化物半導體)晶體管。DMOS晶體管通常包括生長有外延層的襯底、摻雜的源結、重摻雜體(dopedheavy body)、具有與重摻雜體相同摻雜(p或n)的摻雜阱以及柵極。在有溝槽的DMOS晶體管中，柵極是縱向溝槽。重摻雜體通常比溝槽底部擴散得更深，以把溝槽底角的電場減到最小，從而防止雪崩擊穿破壞該器件。溝槽填充有導電的多晶硅，一般對多晶硅進行過度蝕刻以保證完全除去溝槽周圍表面上的多晶硅。此過度蝕刻一般在多晶硅頂部和半導體襯底表面(即，外延層的表面)之間留下一凹槽。必須小心地控制此凹槽的深度，從而使它比源結的深度淺。如果此凹槽比源結深，則源極將錯過柵極，從而導致高的開態電阻和高的閾值，從而可能變成不起作用的晶體管。
源和漏結可摻有p型或n型雜質；在任一種情況下，重摻雜體都摻有相反的雜質，例如對于n型源極和漏極，重摻雜體為p型。把源極和漏極摻有p型載流子的DMOS晶體管叫做“p溝道”。在p溝道DMOS晶體管中，把負電壓加到晶體管的柵極使電流從源區通過重摻雜體的溝道區、外延層的積累區和襯底流到漏區。相反，把源極和漏極摻有n型載流子的DMOS晶體管叫做“n溝道”。在n溝道DMOS晶體管中，把正電壓加到晶體管的柵極使電流從漏極向源極流動。
最好使DMOS晶體管在導通時具有低的源-漏電阻(Rdson)和低的寄生電容。
還要防止晶體管結構的“穿通”。在加上高的漏-源電壓而使重摻雜體區域內的耗盡層延伸至源區時發生穿通，從而在晶體管應被斷開時形成通過重摻雜體區域的不想要的導電通路。最后，晶體管應具有良好的“耐久性”，即需要高的啟動電流來使DMOS晶體管中固有的寄生晶體管導通。
一般，把大量MOSFET單元并聯起來形成單個晶體管。這些單元可排列成一“封閉式單元”結構，其中以柵格方式來布置溝槽，且這些單元被溝槽壁的各邊所包圍。或者，這些單元可排列成一“開放式單元”結構，其中以“條狀”方式來布置溝槽，且這些單元只被溝槽壁兩邊所包圍。使用電場終止技術來把結(摻雜區)終止在其上形成晶體管的硅片的周邊(邊緣)處。這將使擊穿電壓高于只由硅片中央部分中有源晶體管單元的特征來控制的情況。

發明內容
本發明提供了具有開放式單元布局的場效應晶體管，此布局提供了良好的均勻性和高的單元密度并容易定標。較佳的溝槽型DMOS晶體管具有低的Rdson、低的寄生電容、優良的可靠性、抗雪崩擊穿劣化和耐久性。較佳器件還包括增強抗雪崩擊穿的電場終止(field termination)。本發明的特征還在于制造溝槽DMOS晶體管的方法。
在一個方面，本發明的特征是一種場效應晶體管，它包括具有第一導電類型的雜質的半導體襯底；基本上相互平行排列的多個柵極形成溝槽，每個溝槽在所述襯底中延伸至第一深度，相鄰溝槽之間的空間限定一接觸區；位于每個溝槽兩側的一對摻雜的源結，所述源結具有第一導電類型的雜質；具有第二導電類型的雜質的摻雜阱，所述第二導電類型的電荷與第一導電類型的相反，所述摻雜阱形成于每對柵極形成溝槽之間的半導體襯底中；在所述摻雜阱內形成的重摻雜體，所述重摻雜體具有小于所述溝槽的第一深度的第二深度；以及沿接觸區的長度限定于半導體襯底表面的重摻雜體接觸區域，其中，所述重摻雜體與所述阱形成突變結，所述重摻雜體的深度相對于所述阱的深度如此調節，從而在有電壓加到晶體管時，晶體管的峰值電場與所述溝槽隔開。
較佳實施例包括一個或多個以下的特征。摻雜阱具有基本上平坦的底部。相對于阱和溝槽的深度來選擇重摻雜體區域的深度，從而在把電壓加到晶體管時使峰值電場與溝槽隔開。摻雜阱的深度比溝槽的預定深度淺。溝槽具有弧形的頂角和底角。在重摻雜體和阱之間的界面處有突變結，從而在把電壓加到晶體管時在界面區域中產生峰值電場。
在另一個方面，本發明的特征是一晶體管單元陣列。該陣列包括半導體襯底；基本上相互平行排列且沿第一方向延伸的多個柵極形成溝槽，相鄰溝槽之間的空間限定一接觸區，每個溝槽在所述襯底中延伸預定的深度，此預定深度對所有的所述柵極形成溝槽基本上是相同的；位于溝槽兩側并沿溝槽長度延伸的一對摻雜源結；在每對柵極形成溝槽之間位于每個源結附近的摻雜重摻雜體，每個所述重摻雜體的最深部分在所述半導體襯底中延伸至一可調深度，該可調深度大于所述摻雜源結的深度且小于所述溝槽的所述預定深度；重摻雜體下面包圍每個重摻雜體的摻雜阱；以及其中，所述摻雜重摻雜體的所述可調深度使得在有電壓加到晶體管單元陣列時，將使峰值電場與鄰近的溝槽隔開。
較佳實施例包括一個或多個以下特征。摻雜阱具有基本上平坦的底部。相對于阱和柵極形成溝槽的深度來選擇重摻雜體區域的深度，從而在把電壓加到晶體管時使峰值電場與溝槽隔開。摻雜阱的深度比溝槽的預定深度淺。溝槽具有弧形的頂角和底角。在每個重摻雜體和對應的阱之間的界面處有突變結，從而在把電壓加到晶體管時在界面區域中產生峰值電場。該陣列還包括包圍陣列周邊的電場終止結構。由電場終止結構包括其深度大于柵極形成溝槽深度的阱。電場終止結構包括圍繞陣列周邊連續延伸的終止溝槽，最好是多個同心排列的終止溝槽。
在另一個方面，本發明的特征還是一種半導體芯片(die)，它包括(a)在半導體襯底上排成一陣列的多個DMOS晶體管單元，每個DMOS晶體管單元包括柵極形成溝槽，每個所述柵極形成溝槽具有預定深度，所有柵極形成溝槽的深度基本上是相同的；以及(b)包圍該陣列周邊的電場終止結構，在半導體襯底中延伸的深度大于所述柵極形成溝槽的所述預定深度。
較佳實施例包括一個或多個以下的特征。電場終止結構包括摻雜阱。電場終止結構包括終止溝槽。電場終止結構包括多個同心排列的終止溝槽。每個DMOS晶體管單元還包括摻雜的重摻雜體，此摻雜重摻雜體在半導體襯底中延伸的深度限于小于柵極形成的溝槽預定深度。
本發明的特征還在于一種對溝槽型DMOS晶體管形成重摻雜體結構的方法，它包括(a)提供半導體襯底；(b)以第一能量和劑量把第一雜質注入襯底的一個區域；以及(c)接著以第二能量和劑量把第二雜質注入所述區域，所述的第二能量和劑量相對小于所述第一能量和劑量。
較佳實施例包括一個或多個以下特征。第一和第二雜質都包括硼。第一能量從大約150到200keV。第一劑量從大約1E15到5E15。第二能量從大約20到40keV。第二劑量從大約1E14到1E15。
此外，本發明的特征還在于一種形成溝槽型DMOS晶體管的源極的方法，它包括(a)提供半導體襯底；(b)以第一能量和劑量把第一雜質注入襯底的一個區域；以及(c)接著以第二能量和劑量把第二雜質注入該區域，第二能量和劑量相對小于第一能量和劑量。
較佳實施例包括一個或多個以下特征。第一雜質包括砷，第二雜質包括磷。第一能量從大約80到120keV。第一劑量從大約5E15到1E16。第二能量從大約40到70keV。第二劑量從大約1E15到5E15。在完成的DMOS晶體管中獲得的源極深度從大約0.4到0.8μm。
在另一個方面，本發明的特征是一種制造溝槽型場效應晶體管的方法。此方法包括(a)繞半導體襯底的周長形成電場終止結；(b)在半導體襯底上形成外延層；(c)在外延層中構圖和蝕刻出多個溝槽；(d)淀積多晶硅來填充這些溝槽；(e)以第一類型的雜質對多晶硅進行摻雜；(f)對襯底進行構圖并注入相反的第二類型的雜質，以形成介于相鄰溝槽之間的多個阱；(g)對襯底進行構圖并注入第二類型的雜質，以在阱上方形成多個第二雜質類型的接觸區和多個重摻雜體，每個重摻雜體相對于阱具有突變結；(h)對襯底進行構圖并注入第一類型的雜質，以提供源區和第一雜質類型的接觸區；以及(i)把介質加到半導體襯底的表面并對介質進行構圖來暴露電接觸區。
依據本發明的另一個方面，提供了一種制造溝槽晶體管的方法，包括提供具有第一導電類型的雜質的半導體襯底；形成在半導體襯底中延伸至第一深度的溝槽；沿所述多個溝槽的溝槽壁形成一柵極介質材料層；以導電材料填充每個形成有柵極介質材料層的溝槽；在襯底中形成第二深度的摻雜阱，所述第二深度小于多個溝槽的所述第一深度，摻雜阱具有與所述第一導電類型相反的第二導電類型的雜質；形成在摻雜阱內延伸的第三深度的重摻雜體，所述第三深度小于所述摻雜阱的所述第二深度，所述重摻雜體具有第二導電類型的雜質且與所述阱形成突變結；在所述阱內形成源區，所述源區具有第一導電類型的雜質；以及相對于阱的深度調節突變結的位置，從而把晶體管峰值電場與溝槽隔開。
在上述方法中，還包括具有第二導電類型的雜質的深摻雜區，所述深摻雜區在襯底中延伸至第四深度，所述第四深度比所述溝槽的第一深度深。
在上述方法中，形成深摻雜區的步驟形成與所述襯底的PN結二極管，所述PN結二極管促進了提高晶體管的擊穿電壓。
在上述方法中，深摻雜區形成圍繞襯底周邊的終止結構。
在上述方法中，形成重摻雜體的步驟包括雙注入工藝。
在上述方法中，雙注入工藝包括以第一能量水平和第一劑量第一次注入第一導電類型的雜質，以形成重摻雜體的第一摻雜區；以及以第二能量水平和第二劑量第二次注入第一導電類型的雜質，以形成重摻雜體的第二摻雜區。
在上述方法中，第一注入盡可能深地注入重摻雜體。
在上述方法中，第一能量水平高于第二能量水平。
在上述方法中，第一劑量高于第二劑量。
在上述方法中，形成重摻雜體的步驟包括擴散第二導電類型的雜質的工藝。
在上述方法中，形成重摻雜體的步驟包括在半導體襯底的表面處使用連續雜質源。
在上述方法中，形成多個溝槽的步驟包括對所述多個溝槽進行構圖和蝕刻，所述多個溝槽沿縱軸平行延伸。
在上述方法中，還包括在相鄰溝槽之間的襯底表面上形成接觸區。
在上述方法中，形成接觸區的步驟包括形成交替的源接觸區和重摻雜體接觸區。
從以下詳細描述和權利要求書中將使本發明的其它特征和優點變得明顯起來。


圖1是高倍放大的立體剖面示意圖，示出依據本發明一個方面的包括多個DMOS晶體管的單元陣列的一部分。省略了源極金屬層和一部分介質層來示出下面的層。圖1A和1B是分別沿線A-A和B-B所取的圖1陣列單行晶體管的剖面側視圖。在圖1A和1B中，示出了源極金屬和介質層。
圖2是半導體芯片高倍放大的剖面側視圖，示出單元陣列和電場終止的一部分。
圖3是示出用于形成圖1溝槽型DMOS晶體管的較佳工藝的光掩模序列的流程圖。
圖4-4K是示出圖3所示工藝各步驟的剖面側視圖。在圖3中相應的方框下附帶地示出圖4-4K中詳圖的圖號。
圖5、5A和5B是反映出晶體管不同區域雜質濃度分布的擴散電阻曲線圖。
具體實施例方式
在圖1中示出一單元陣列10，它包括多行12溝槽型DMOS晶體管。單元陣列10具有開放式單元結構，即溝槽14只沿一個方向排列而不是形成一個格柵。通過使n+源觸點16和p+觸點18按照在溝槽14之間交錯平行排成行20而形成各個單元。在圖1A的剖面中示出具有n+源觸點的每行區域的結構，而圖1B中示出具有p+觸點的區域。
如圖1A和1B所示，每個溝槽型DMOS晶體管包括摻雜的n+襯底(漏極)層22、輕度摻雜的n外延層24和柵極28。柵極28包括填充溝槽14的導電多晶硅。柵氧化物26涂敷溝槽壁并位于多晶硅下面。多晶硅上表面與半導體襯底表面30的凹陷距離為R(一般從大約0到0.4μm)。N+摻雜的源區32A、32B分別位于溝槽14的兩側。介質層35覆蓋溝槽開口和兩個源區32A、32B。p+重摻雜體區34在相鄰單元的源區之間延伸，其下面是底部平坦的p阱36。在具有n+觸點16的單元陣列區域中，有一淺的n+摻雜接觸區在n+源區之間延伸。源金屬層38覆蓋單元陣列的表面。
圖1A和1B所示的晶體管包括增強晶體管的耐久性及其抗雪崩擊穿劣化的幾個特征。
第一，相對于溝槽14和p阱平坦底部的深度來選擇p+重摻雜體區域34的深度，從而在把電壓加到晶體管時將使峰值電場出現在相鄰溝槽之間的中間處。對于不同的布局，p+重摻雜體、p阱和溝槽的較佳相對深度是不同的。然而，根據經驗(通過觀察峰值電場的位置)或通過有限元分析可容易地確定較佳相對深度。
第二，溝槽14的底角是弧形的(最好頂角也是弧形的；此特征未示出)。可使用1997年10月28日提交的08/959,197號美國在審查申請中所述的工藝來實現角的弧形。溝槽的弧形角還將把峰值電場從溝槽轉角處移開并朝向相鄰溝槽之間的中間位置。
第三，p+重摻雜體和p阱之間界面處的突變結使得在界面區域中產生峰值電場。在峰值電場的位置處引起雪崩倍增，這樣引導熱載流子離開敏感的柵極氧化物和溝道區。結果，此結構提高了可靠性和雪崩耐久性而不犧牲如同較深重摻雜體結的單元密度。可通過以下所述的雙摻雜工藝或通過大部分為半導體領域中所公知的其它突變結形成工藝來實現此突變結。
最后，參考圖2，單元陣列被電場終止結40所包圍，這增加了器件的擊穿電壓并把雪崩電流從單元陣列引到芯片周邊。電場終止結40是深的p+阱，其最深點最好從大約1到3μm，此深度大于p+重摻雜體區域34的深度以減小結的曲率所引起的電場。制作上述晶體管的較佳工藝如圖3的流程圖所示，圖4-4K示意地示出各個步驟。注意，以下描述一些不需要說明的常規步驟，這些步驟沒有在圖4-4K中示出。如圖3的箭頭所示和以下所述，可改變圖4-4K所示步驟的順序。此外，如下所述，圖4-4K所示的一些步驟是任意選擇的。
最初提供半導體襯底。襯底最好是N++Si襯底，具有例如500μm的標準厚度以及例如0.001到0.005Ohm-cm的非常低的電阻率。眾所周知，在此襯底上淀積外延層，其厚度最好從大約4到10μm。外延層的電阻率最好從大約0.1到3.0Ohm-cm。
接著，由圖4-4C中所示的步驟來形成電場終止結40。在圖4中，在外延層的表面上形成氧化層。氧化物的厚度最好從大約5到10K。接著，如圖4A所示，對氧化層進行構圖和蝕刻來限定一掩模，引入p+雜質來形成深的p+阱電場終止。適當的雜質是硼，以大約40到100keV的能量和1E14(1×1014)到1E16cm-2的劑量注入。如圖4B所示，然后再通過例如擴散使p+雜質進入襯底，在p+結上形成場氧化層。氧化層厚度最好從大約4到10k。最后，對襯底有源區(形成單元陣列的區域)的氧化物(圖4)進行構圖并通過適當的蝕刻工藝除去該氧化物，只在適當區域中留下場氧化物。這樣讓襯底準備作形成單元陣列的以下步驟。
注意，作為替代步驟4-4c的方法，可用包圍單元陣列周邊且能減小電場和增大抗雪崩擊穿劣化的環狀溝槽來形成適當的電場終止結構。此溝槽電場終止不需要有效的場氧化物或深的p+重摻雜體結。結果，可減少工藝步驟的數目。例如，在5,430,324號美國專利中描述了使用溝槽環(或多個同心的溝槽環)來形成電場終止，這里引用其全部內容。此溝槽的深度最好與單元陣列中的溝槽深度相同。
由圖4D-4K所示的步驟來形成單元陣列。首先，在襯底的外延層中進行構圖并蝕刻出多個溝槽(圖4D)。如上所述，最好使用08/959,197號美國審查中專利申請中所述的工藝來形成溝槽，從而每個溝槽的頂角和底角將變成光滑的弧形。如圖1所示和以上所述，溝槽構圖只沿一個方向排列限定成開放式單元結構。在形成溝槽后，如本領域內眾所周知的，在溝槽壁上形成柵氧化層。柵氧化層的厚度最好從大約100到800。
接著，如圖4E所示，依據溝槽寬度(如圖4E的虛線所示)，淀積厚度從大約1到2μm的多晶硅來填充溝槽并覆蓋襯底表面。然后利用其厚度相對于溝槽寬度的特性對該層進行平面化，通常從大約2到5k(如圖4E中的實線所示)。然后，通過例如常規的POCL3摻雜或磷注入把多晶硅摻雜成為n型。由于對高度摻雜襯底再進行任何摻雜也不太可能增強缺陷吸收，所以不需要對晶片反面進行剝離(這通常在對多晶硅進行摻雜前進行以增強缺陷吸收)。
然后，如圖4F所示，以光致抗蝕劑掩模對多晶硅進行構圖和蝕刻，以把多晶硅從溝槽區中除去。在對多晶硅進行完全蝕刻以從襯底表面除去所有的多晶硅時，在溝槽中的多晶硅頂部和襯底表面之間自然地留下一小凹槽。必須如此控制此凹槽的深度，從而該深度不超出將在以后步驟中形成的n+源結的深度。如下所述，為了減少對工藝中這方面的控制需求，形成相對深的n+源結。
然后，如圖4G所示，通過注入雜質(例如以30到100keV的能量和1E13到1E15的劑量注入的硼)并使用常規的引入技術使該雜質進入大約1到3μm的深度來形成p-阱。
如圖3箭頭所示，可在n+源結形成以前或在其后來進行接著的兩個步驟(形成p+重摻雜體)。可以任一種順序來進行p+重摻雜體的形成和n+源結的形成，這是因為它們都是抗蝕劑掩模的步驟且在它們之間沒有擴散步驟。這有利于提高工藝靈活性。以下將描述在源極形成前進行的p+重摻雜體形成步驟；應理解，可通過簡單地改變以下所述步驟的順序來首先進行n+源極形成。
首先，如圖4H所示，在將不被摻雜成為p+的區域上形成掩模。(注意，在已加上用于接觸孔的介質層并對其進行構圖(見以下的圖4K)后從而介質本身提供了掩模后，如果形成p+重摻雜體則不需要此掩模步驟)。如上所述，p-阱和p+重摻雜體之間界面處的結最好是突變的。為此，進行雜質(例如，硼)的雙注入。例如，較佳的雙注入是能量為150到200keV和劑量為1E15到5E15的第一硼注入和能量為20到40keV和劑量為1E14到1E15的第二硼注入。高能量的第一注入使p+重摻雜體盡可能深地進入襯底，從而不會補償以后引入的n+源結。能量較低/劑量較低的第二注入使p+重摻雜體從第一注入中形成的深區域向上延伸至襯底表面，以提供p+觸點18。在此工藝過程中獲得的p+重摻雜體結最好從0.4到1μm深(進入后的最終結深最好為大約0.5到1.5μm)，且它包括p阱界面附近的雜質濃度高的區域以及p+重摻雜體接觸表面處雜質濃度相對低的區域。在圖5中示出較佳的濃度分布。
本領域的技術人員應知道，可通過雜質擴散、使用表面處的連續雜質源或使用擴散較慢的原子等許多其它方式來形成突變結。
在形成p+重摻雜體后，進行常規的抗蝕劑剝離工藝以除去掩模，對新的掩模進行構圖以制備用于形成n+源結的襯底。此掩模為n+阻擋掩模，如圖4I所示對它進行構圖以覆蓋將提供p+觸點18(圖1和1B)的襯底表面區域。這使得在n型摻雜后形成交錯的p+和n+觸點(見相應于圖1A和1B的圖4I中的線A-A和B-B以及剖面圖A-A和B-B)。
然后，使用雙注入來形成n+源區和n+觸點。例如，較佳的雙注入工藝是能量從80到120keV及劑量從5E15到1E16的第一砷注入，接著是能量從40到70keV及劑量從1E15到5E15的第二磷注入。磷注入形成相對深的n+源結，如上所述，這樣使得對多晶硅凹槽的深度工藝更靈活。磷離子在注入期間以及在以后的擴散步驟中將更加深入襯底。這樣，有利于使n+區域在擴散后具有大約0.4到0.8μm的深度。砷注入使n+源延伸到襯底表面，還通過對所需接觸區中p+重摻雜體的p型表面補償(轉換)成為n型來形成n+觸點16(見圖1和1A)。在圖5A和5B中分別示出沿溝槽邊緣的n+源和n+觸點的較佳薄層電阻曲線。
這樣，如上所述，通過用適當的掩模對襯底進行構圖并分別以第一p+注入和第二n+注入來形成圖1所示交錯的p+和n+觸點18和16。這種形成交錯觸點的方式有利于形成單元間距比這種陣列的典型間距小的開放式單元陣列，從而提高單元密度和降低Rdson。
接著，進行常規的n+引入來激活雜質。使用900℃下最好為10分鐘的短循環，從而產生激活而沒有過度擴散。
然后，在整個襯底表面上淀積例如硼磷硅酸玻璃(BPSG)等介質材料，該材料以常規的方式流動(圖4J)，其后對介質進行構圖及蝕刻以在n+和p+觸點16、18上限定電接觸開口。
如上所述，如有必要，此時(而不是在n+源形成前)可進行p+重摻雜體注入步驟，無需掩模，從而減少成本和工藝時間。
接著，介質在例如氮氣凈化等惰性氣體中回流。如果在此之前剛注入了p+重摻雜體，則需要此步驟來激活p+雜質。如果在n+進入前早已注入了p+重摻雜體，若接觸開口周圍介質表面的邊緣足夠光滑，則可省略此步驟。
然后，通過半導體領域內公知的常規金屬化、鈍化淀積和熔合步驟來完成此單元陣列。
其它實施例都包括在權利要求書的范圍內。例如，雖然以上描述了n溝道晶體管，但本發明的工藝還可用于形成p溝道晶體管。為此，可以簡單地顛倒以上描述中的“p”和“n”，即上述區域中的“p”摻雜將換成“n”摻雜，反之亦然。
權利要求
1.一種晶體管單元陣列，其特征在于包括半導體襯底；基本上相互平行排列且沿第一方向延伸的多個柵極形成溝槽，相鄰溝槽之間的空間限定一接觸區，每個溝槽在所述襯底中延伸預定的深度，此預定深度對所有所述柵極形成溝槽基本上是相同的；包圍每個溝槽且位于溝槽兩側并沿溝槽的長度延伸的一對摻雜的源結；位于每對柵極形成溝槽之間且位于每個源結附近的摻雜重摻雜體，每個所述重摻雜體的最深部分在所述半導體襯底中延伸的深度比所述溝槽的所述預定深度淺；在重摻雜體下面且包圍每個重摻雜體的摻雜阱；以及位于半導體襯底表面并沿接觸區的長度交替排列的p+和n+觸點。
2.如權利要求1所述的晶體管單元陣列，其特征在于每個所述摻雜阱具有基本上平坦的底部。
3.如權利要求1所述的晶體管單元陣列，其特征在于相對于阱和柵極形成溝槽的深度來選擇每個重摻雜體區域的深度，從而在把電壓加到晶體管時峰值電場將出現在相鄰柵極形成溝槽的中間。
4.如權利要求1所述的晶體管單元陣列，其特征在于每個所述摻雜阱的深度小于所述柵極形成溝槽的預定深度。
5.如權利要求1所述的晶體管單元陣列，其特征在于每個所述柵極形成溝槽具有弧形的頂角和底角。
6.如權利要求1所述的晶體管單元陣列，其特征在于在重摻雜體和阱之間的每個界面處存在突變結，使得在把電壓加到晶體管時在界面區域中產生峰值電場。
7.如權利要求1所述的晶體管單元陣列，其特征在于還包括包圍陣列周邊的電場終止結構。
8.如權利要求7所述的晶體管單元陣列，其特征在于所述電場終止結構包括深度大于柵極形成溝槽的深度的阱。
9.如權利要求7所述的晶體管單元陣列，其特征在于所述電場終止結構包括繞陣列周邊連續延伸的終止溝槽。
10.如權利要求9所述的晶體管單元陣列，其特征在于所述電場終止結構包括同心排列的多個終止溝槽。
11.一種半導體芯片，其特征在于包括在半導體襯底上排列成陣列的多個DMOS晶體管單元，每個DMOS晶體管單元包括柵極形成溝槽，每個所述柵極形成溝槽具有預定深度，所有的柵極形成溝槽的深度基本上相同；以及包圍陣列周邊的電場終止結構，所述結構在半導體襯底中延伸的深度比所述柵極形成溝槽的預定深度深。
12.如權利要求11所述的半導體芯片，其特征在于所述電場終止結構包括摻雜阱。
13.如權利要求11所述的半導體芯片，其特征在于所述電場終止結構包括終止溝槽。
14.如權利要求13所述的半導體芯片，其特征在于所述電場終止結構包括同心排列的多個終止溝槽。
15.如權利要求11所述的半導體芯片，其特征在于每個所述DMOS晶體管單元還包括摻雜的重摻雜體，所述重摻雜體在所述半導體襯底中延伸的深度小于所述柵極形成溝槽的所述預定深度。
16.一種制造溝槽型場效應晶體管的方法，其特征在于包括繞半導體襯底的周長形成電場終止結；在半導體襯底上形成外延層；在外延層中進行構圖并蝕刻出多個溝槽；淀積多晶硅來填充這些溝槽；以第一類型的雜質對多晶硅進行摻雜；對襯底進行構圖并注入相反的第二類型的雜質，以形成介于相鄰溝槽之間的多個阱；對襯底進行構圖并注入第二類型的雜質，以形成位于這些阱上方的多個第二雜質類型的接觸區和多個重摻雜體，每個重摻雜體具有與阱相應的突變結；對襯底進行構圖并注入第一類型的雜質，以提供源區和第一雜質類型的接觸區；以及把介質加到半導體襯底的表面并對介質進行構圖以暴露電接觸區。
17.如權利要求16所述的制造溝槽型場效應晶體管的方法，其特征在于溝槽被構圖成沿一個方向延伸且基本上相互平行。
18.如權利要求16所述的制造溝槽型場效應晶體管的方法，其特征在于構圖和注入步驟還包括使第一雜質類型的接觸區和第二雜質類型的接觸區交替排列并在相鄰溝槽之間線性延伸。
19.如權利要求16所述的制造溝槽型場效應晶體管的方法，其特征在于形成重摻雜體的注入步驟還包括以第一能量和劑量注入第一雜質且以第二能量和劑量注入第二雜質，第二能量和劑量相對小于第一能量和劑量。
20.如權利要求16所述的制造溝槽型場效應晶體管的方法，其特征在于形成源區的注入步驟包括以第一能量和劑量注入第一雜質并以第二能量和劑量注入第二雜質，第二能量和劑量相對小于第一能量和劑量。
21.如權利要求16所述的制造溝槽型場效應晶體管的方法，其特征在于在形成源區前形成重摻雜體。
22.如權利要求16所述的制造溝槽型場效應晶體管的方法，其特征在于在形成重摻雜體前形成源區。
23.如權利要求16所述的制造溝槽型場效應晶體管的方法，其特征在于通過形成溝槽環來形成所述電場終止。
24.如權利要求16所述的制造溝槽型場效應晶體管的方法，其特征在于通過形成以第二雜質類型的雜質摻雜的深阱來形成所述電場終止。
25.如權利要求16所述的制造溝槽型場效應晶體管的方法，其特征在于在形成重摻雜體和第二雜質類型的觸點前加上所述介質，所述介質對重摻雜體和第二雜質類型的觸點進行構圖提供掩模。
全文摘要
提供了一種溝槽型場效應晶體管，它包括(a)半導體襯底；(b)在半導體襯底中延伸至預定深度的溝槽；(c)位于溝槽兩側的一對摻雜源結；(d)位于溝槽兩側的每個源結附近的摻雜重摻雜體，此重摻雜體的最深部分在所述半導體襯底中延伸的深度比溝槽的預定深度淺；以及(e)位于重摻雜體下面并包圍重摻雜體的摻雜阱。
文檔編號H01L21/336GK1983597SQ200610172830
公開日2007年6月20日 申請日期1998年11月13日 優先權日1997年11月14日
發明者布賴恩·塞奇·莫, 迪克·肖, 史蒂文·薩普, 伊薩克·本庫亞, 迪安·愛德華·普羅布斯特 申請人:費查爾德半導體有限公司