專利名稱：薄膜型芯片電阻器的制造方法
技術領域：
本發明涉及在耐熱絕緣材料的芯片基板的表面上制造芯片電阻器的方法，該芯片電阻器是由濺射或真空蒸鍍等的薄膜處理將電阻器變為薄膜狀而形成的。
背景技術：
一般，這種薄膜型芯片電阻器具有如下的結構例如在特開2001-35702號公報中所述，且如圖1以及圖2中所示，在陶瓷等的耐熱絕緣材料的芯片基板1的表面上，由濺射等的薄膜處理，將薄膜電阻體2變為兩端為廣幅部2a、2b，中間為窄幅部2c的圖案圖形而形成。
此外，在所述薄膜型芯片電阻器中，具有如下的結構如圖2(a)所示，在該電阻體2的兩端的廣幅部2a、2b上重疊形成電極3、4，在這兩個電極3、4的表面上設置連接用凸臺(bump)5、6，還有形成覆蓋所述電阻體2的蓋層(cover coat)7；或者，具有以下結構如圖2(b)中兩點劃線所示，在該電阻體2的兩端的廣幅部2a、2b上重疊形成電極8、9，在所述芯片基板1的兩端面上設置連接用端子電極10、11，還有形成覆蓋所述電阻體2的蓋層12。
以往，在制造所述薄膜型芯片電阻器時，采用以下所述的方法。
即下述的方法i)首先，如圖3以及圖4所示，準備下述的原材料板A該原材料板A是將多個所述芯片基板1沿縱向以及橫向并列一體化，且在表面上設置用于分割為每個所述芯片基板1的縱方向的切槽A1以及橫方向的切槽A2而構成的。
ii)將所述原材料板A的整體裝填到密封容器內，通過對其表面使用構成電阻體2的材料對像進行濺射，或進行真空蒸鍍等的薄膜處理，在所述原材料板A的表面的整體上，如圖5所示，將在所述電阻體2上的導體膜B形成為薄膜狀。
iii)接著，如圖6所示，在所述導體膜B的表面的整體上形成負抗蝕膜C后，通過對該抗蝕膜C在每個所述芯片基板1的位置上設置與所述電阻體2相同的圖案形狀的通孔D1等光透過部而構成光掩膜D，將光掩膜D重疊的狀態下照射曝光，使所述負抗蝕膜C感光。
iv)接著，通過進行浸漬在顯影液中的顯影處理，如圖7所示，在所述各芯片基板1的位置上殘留形成所述電阻體2的圖案形狀的抗蝕膜C，去除其它部分的抗蝕膜。
v)接著，將所述原材料板A的整體浸漬在可溶解所述導體膜B的蝕刻溶液中，進行蝕刻處理，如圖8所示，通過將在所述導體膜B中未覆蓋所述抗蝕膜C的部分溶解、去除，在所述抗蝕膜C的下側殘留形成規定圖案形狀的電阻體2。
vi)接著，如圖9所示，將所述抗蝕膜C由基于干灰化或溶液的抗蝕劑剝離等而去除后，將所述原材料板A沿所述縱切槽A1以及橫切槽A2斷裂分割，形成按每個的多個芯片基板1。
即，現有的制造方法是下述的方法在預先設置縱切槽A1以及橫切槽A2而形成的原材料板A的表面整體上，將導體膜B通過濺射或真空蒸鍍而形成，然后，通過使用對于該導體膜B的抗蝕膜C進行光蝕刻，形成規定圖案形狀的電阻體2后，將所述原材料板A沿所述各切槽A1、A2分割為多個按每個的芯片基板1。
但是，在現有的制造方法中，在原材料板A的表面通過濺射或真空蒸鍍而形成導體膜B時，通過將該濺射或真空蒸鍍的導體膜B也形成在所述原材料板A的表面的預先設置的各切槽A1、A2內，從而在此之后的蝕刻處理工序中，必須按照將所述導體膜B中不需要的部分，即將所述各切槽A1、A2內的部分也完全去除的方式進行。
在該蝕刻處理工序中，如果在所述各切槽A1、A2內殘留導體膜B，那么不僅很難將所述原材料板A分割為每個芯片基板1，而且，在進行如上所述的分割前，在對該電阻體2以在其兩端接觸通電用的觸針的狀態通電并測定電阻值的同時，按照使該電阻值變為規定值的方式進行修整調整時，由于殘留在所述各切槽A1、A2內的導體膜B，因此不能測定準確的電阻值，從而修整調整的精度降低，制品的成品率下降。
并且，即使在將所述原材料板A沿各切槽A1、A2進行分割后，由于在切槽A1、A2的部分中殘留導體膜，如圖2(b)所示，在形成連接用端子電極10、11后，在該連接用端子電極10、11的表面上形成用于提高錫焊性能的鍍層時，在如上所述殘留的導體膜的部分中產生電鍍不良的情況。
然而，所述濺射等的薄膜處理的導體膜B也形成在所述各切槽A1、A2內較深的部分中，因此該部分的膜厚比其他部分即表面的部分大幅變厚，因此，在將所述導體膜B中所述各切槽A1、A2內的部分通過蝕刻處理完全去除時，肯定會將蝕刻處理的時間變長。
在蝕刻處理中需要長時間，肯定會帶來制造成本的增加，而且在蝕刻處理中，將該蝕刻處理在所述抗蝕膜C的下側也進行，不能將電阻體2形成規定的圖案形狀，或，將所述抗蝕膜C浸在蝕刻液中而在電阻體2上產生小孔，因此像其電阻值大于規定值那樣，增大了不良產品的產生幾率。
發明內容
本發明正是將提供解決這些問題的制造方法作為技術課題的發明。
本發明的第1方案如下一種薄膜型芯片電阻器的制造方法，其特征在于，具備制造將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的工序；或者，對于將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，以在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的方式制造的工序；且還具備向所述原材料體的表面，以在該表面中的所述各芯片基板的位置上具備與電阻體相同圖案形狀的通孔從而覆蓋所述縱切槽以及橫切槽部分的方式重疊掩片，而在該狀態下，在所述原材料板的表面上由薄膜處理而形成導體膜的工序。
根據所述的構成，通過將在所述原材料板的表面上形成導體膜的工序，在向所述原材料體的表面，以在該表面中的所述各芯片基板的位置上具備與電阻體相同圖案形狀的通孔從而覆蓋所述縱切槽以及橫切槽部分的方式重疊掩片的狀態下進行，在所述縱切槽以及橫切槽內不會形成導體膜，或很少形成，而在該狀態下，可由導體膜將電阻體形成規定的圖案形狀而形成，因此可省略蝕刻處理工序，可大幅減小制造成本以及不良品的產生率。
本發明的第2方案如下。一種薄膜型芯片電阻器的制造方法，具備制造將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的工序，或者，對于將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，以在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的方式制造的工序，且還具備在所述原材料體的表面上由薄膜處理形成導體膜的工序；在所述原材料板的表面上形成抗蝕膜的工序；對于所述抗蝕膜，以在所述各芯片基板的部分將抗蝕膜形成為與電阻體相同形狀而殘留的方式，進行照射曝光而顯影的工序；去除所述抗蝕膜后，將所述原材料體分割為所述每個芯片基板的工序；其特征在于形成所述導體膜的薄膜處理工序，是在向所述原材料板的表面重疊掩片的狀態下進行的工序，其中，所述掩片以僅覆蓋所述原材料板的表面中的所述縱切槽以及橫切槽部分的方式構成。
根據所述構成，在薄膜處理工序中，通過掩片，可不在所述縱切槽以及橫切槽內形成導體膜、或可很少形成導體膜，而在此之后，可縮短在蝕刻處理工序中所需要的時間，因此可大幅減少電阻體不形成為規定的圖案形狀或產生像在電阻器中產生小孔那樣的不良品的概率。并且，與所述蝕刻處理工序的時間的縮短和不良品的產生率的降低相對應，可大幅減小制造成本。
特別地，根據本發明的第2方案，由于可由使用對導體膜的抗蝕膜進行的干灰化形成所述電阻體，因此與所述第1方案相比，具有進一步謀求電阻體的微細化的優點。
此外，本發明的第3方案的特征在于，所述掩片中的覆蓋所述縱切槽以及橫切槽部分的寬度尺寸是所述縱切槽以及橫切槽的槽寬尺寸的1.1～4倍。
此外，本發明的第4方案的特征在于，在所述第1或第2方案中，所述掩片是由非磁性體制造。
此外，本發明的第5方案的如下。一種薄膜型芯片電阻器的制造方法，其特征在于，具備制造將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的工序，或者，對于將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，以在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的方式制造的工序，且還具備在所述原材料板的表面中的至少所述各芯片基板的部分以及所述縱切槽以及橫切槽的部分形成抗蝕膜的工序；在所述抗蝕膜中的所述各芯片基板的部分，對所述一個芯片電阻器中的電阻體的圖案形狀照射曝光而顯影，形成具有所述電阻體圖案形狀的通孔的工序；由薄膜處理，對所述原材料板的表面形成導體膜的工序；去除所述抗蝕膜的工序；將所述原材料板分割為每一個所述各芯片基板的工序。
根據所述的構成，通過在原材料板的表面上先于濺射等的薄膜處理工序而形成抗蝕膜，可以在所述原材料板的縱切槽以及橫切槽內不形成導體膜，從而可在所述原材料板的各芯片基板的部分中形成規定圖案形狀的電阻體，進而可省略現有的制造方法中所需要的蝕刻處理工序，因此可顯著減小不良品的產生率以及制造成本。
此外，本發明的第6方案如下。一種薄膜型芯片電阻器的制造方法，具備制造將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的工序，或者，對于將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，以在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的方式制造的工序，且還具備在所述原材料體的表面由薄膜處理形成導體膜的工序；在所述原材料板的表面形成抗蝕膜的工序；對于所述抗蝕膜，以在所述各芯片基板的部分將抗蝕膜形成為與電阻體相同形狀而殘留的方式，進行照射曝光而顯影的工序；去除所述抗蝕膜后，將所述原材料體分割為所述每個芯片基板的工序；其特征在于在形成所述導體膜的薄膜處理工序前，具備在所述原材料板的表面中的至少所述縱切槽以及橫切槽部分，以可去除填埋所述各切槽的埋填材料的方式形成的工序，還有，至少在所述濺射工序之后具備將所述填充材料去除的工序。
根據該構成，在原材料板的表面上形成導體膜的濺射等薄膜處理工序前，在所述原材料板的表面中的至少所述縱切槽以及橫切槽的部分上，以可剝離的方式形成填埋該各切槽的埋填材料，通過將該填充材料以比所述濺射等的薄膜處理工序更晚的順序剝離，在所述薄膜處理工序中，可在所述縱切槽以及橫切槽內不形成導體膜。由此，可回避蝕刻處理工序中所需要的時間，而縮短蝕刻時間，因此可減小由蝕刻處理造成的不良品的發生率，并能抑制制造成本的增加。
此外，本發明的第7方案的特征是，所述第6方案的所述填充材料是抗蝕膜。
在所述第6方案中，如第7方案所述，通過將所述填充材料設置為抗蝕膜，可將該填充材料只設置在縱切槽以及橫切槽的部分上，從而能使所述抗蝕膜的照射曝光以及顯影非常簡單，因此具有可進一步減小制造成本的優點。
圖1是表示芯片電阻器的立體圖。
圖2是圖1的II-II視放大截面圖。
圖3是表示在所述芯片電阻器的制造中所使用的原材料板的立體圖。
圖4是圖3的IV-IV視的放大截面圖。
圖5是表示現有的制造方法中的第1工序的截面圖。
圖6是表示現有的制造方法中的第2工序的截面圖。
圖7是表示現有的制造方法中的第3工序的截面圖。
圖8是表示現有的制造方法中的第4工序的截面圖。
圖9是表示現有的制造方法中的第5工序的截面圖。
圖10是表示本發明的第1實施方式中的第1工序的立體圖。
圖11是表示本發明的第1實施方式中的第2工序的立體圖。
圖12是圖11的XII-XII視放大截面圖。
圖13是表示本發明的第1實施方式中的第3工序的截面圖。
圖14是表示本發明的第2實施方式中的第1工序的立體圖。
圖15是表示本發明的第2實施方式中的第2工序的立體圖。
圖16是圖15的XVI-XVI視放大截面圖。
圖17是表示本發明的第2實施方式中的第3工序的立體圖。
圖18是表示本發明的第2實施方式中的第4工序的立體圖。
圖19是表示本發明的第2實施方式中的第5工序的立體圖。
圖20是表示本發明的第3實施方式中的第1工序的截面圖。
圖21是表示本發明的第3實施方式中的第2工序的截面圖。
圖22是表示本發明的第3實施方式中的第3工序的截面圖。
圖23是表示本發明的第3實施方式中的第4工序的截面圖。
圖24是表示本發明的第3實施方式中的第5工序的截面圖。
圖25是表示本發明的第4實施方式中的第1工序的截面圖。
圖26是表示本發明的第4實施方式中的第2工序的截面圖。
圖27是表示本發明的第4實施方式中的第3工序的截面圖。
圖28是表示本發明的第4實施方式中的第4工序的截面圖。
圖29是表示本發明的第4實施方式中的第5工序的截面圖。
圖30是表示本發明的第4實施方式中的第6工序的截面圖。
圖31是表示本發明的第4實施方式中的第7工序的截面圖。
圖32是表示本發明的第4實施方式中的第8工序的截面圖。
具體實施例方式
下面，根據
本發明的實施方式。
這些圖中的圖10～圖13表示第1實施方式的制造方法。
該第1實施方式的制造方法，首先，可以與以往相同地具備對于將構成所述一個芯片電阻器的多個芯片基板1沿縱向以及橫向并列一體化而的原材料板A，以在其表面上設置用于將原材料板A分割為每個所述芯片基板1的縱切槽A1以及橫切槽A2的方式制造的工序。
也可不用該工序，而采用制造所述原材料板A后，在該原材料板A的表面，通過激光光線的照射等的加工處理而刻制所述縱切槽A1以及橫切槽A2的工序。
除此之外，準備由不銹鋼等非磁性體制造的與所述原材料板A相同大小的掩片(masking sheet)E。
在該掩片E中的所述芯片基板1的位置上，將通孔E1形成與電阻體2相同圖案形狀并進行穿設，通過將該掩片E如圖11以及圖12所示重疊在所述原材料板A的表面上，從而將所述原材料板A中的表面中的所述切槽A1以及橫方向的切槽A2的部分由所述掩片E堵塞。
還有，由此，將重疊在原材料板A的表面上的掩片E，以對原材料板A例如由在其左右兩側上安裝的可自由裝卸的夾子F而無法沿橫方向偏移移動的方式固定。
并且，在該狀態中，將所述原材料板A的整體裝填在密閉容器內，對其表面使用構成電阻體2的材料對象而進行濺射，或進行如真空蒸鍍等薄膜處理。
通過該濺射等的薄膜工序，如圖13所示，在所述原材料板A的表面的所述掩片E中的通孔E1內的部分，基于導體膜B的電阻體2變為規定的圖案形狀，并由所述掩片E可阻止在由所述表面中的所述掩片E堵塞的縱切槽A1以及橫切槽A2內的部分中形成所述導體膜B，或以幾乎很少的狀態形成導體膜B。
并且，如果所述的薄膜處理結束，那么去除所述掩片E后，將所述原材料板A沿所述縱切槽A1以及橫切槽A2斷裂分割為多個芯片基板1的每一個。
還有，在制造具有在所述圖2(b)中所示的結構的芯片電阻器的情況下，所述原材料板A的每個芯片基板1的分割按照下述順序進行形成電極8、9后，將所述原材料板A沿切槽A1分割為棒狀的原材料板，接著在該棒狀的原材料板的左右兩側面上形成連接用端子電極10、11后，將該棒狀的原材料板沿橫切槽A2分割為基板1。
接著，圖14～圖19表示第2實施方式的制造方法。
該第2實施方式的制造方法具備與所述第1實施方式相同地，對于構成所述一個芯片電阻器的多個芯片基板1沿縱向以及橫向并列一體化的原材料板A，在原材料板A的表面上設置用于將原材料板A分割為每個所述芯片基板1的縱切槽A1以及橫切槽A2的工序；或在制造所述原材料板A后，在該原材料板A的表面上通過激光光線的照射等的加工處理而刻制所述縱切槽A1以及橫切槽A2的工序。
除此之外，準備由不銹鋼等的非磁性體制造的與所述原材料板A相同大小的掩片E’。
在該掩片E’中的所述芯片基體1的位置上，將通孔E1’以與電阻體2相似的形狀稍微變大等的方式并以可圍住電阻體2的大小進行穿設，然后，通過將該掩片E’按照圖15以及圖16中所示那樣重疊在所述原材料板A的表面上，將所述原材料板A的表面中的所述切槽A1以及橫方向的切槽A2的部分由所述掩片E’堵塞。
還有，由此，將重疊在原材料板A的表面上的掩片E’按照對原材料板A沿橫方向不偏置移動的方式，由夾子F’等固定。
并且，在該狀態中，將所述原材料板A的整體裝填在密封容器內，對其表面使用構成電阻體2的材料對像進行濺射，或進行像進行真空蒸鍍等的那種薄膜處理。
由該薄膜工序，如圖17中所示，在所述原材料板A的表面中的所述掩片E’的通孔E1’內的部分上形成導體膜B’，在由所述表面中的所述掩片E’堵塞的縱切槽A1以及橫切槽A2內的部分，將所述導體膜B’很少地形成，即，使形成在所述縱切槽A1以及橫切槽A2內的導體膜很薄，或幾乎沒有。
并且，如果結束所述的濺射工序，那么以下與所述以往的情況相同，如圖18所示，在所述原材料板A的表面的整體上形成負抗蝕膜C后，通過對該抗蝕膜C，在所述芯片基板1的每個位置上設置具有與所述電阻體2相同的圖案形狀的通孔D1等的光透過部而構成光掩膜D，將該光掩膜D重疊并照射曝光，使所述負抗蝕膜C感光。
接著，通過進行浸漬在顯影液中的顯影處理，如圖19所示，在所述各芯片基板1的位置上殘留形成所述電阻體2的圖案形狀的抗蝕膜C，去除其它部分的抗蝕膜C。
接著，通過將所述原材料板A的整體浸漬在可溶解所述導體膜B’的蝕刻溶液中，進行蝕刻處理，即通過將未由所述導體膜B’中的所述抗蝕膜C覆蓋的部分溶解并去除，從而在所述抗蝕膜C的下側殘留形成有規定圖案形狀的電阻體2。
在進行該蝕刻處理時，在所述原材料板A的表面中的所述各縱切槽A1以及橫切槽A2內的部分上，或將導體膜B’很薄地形成，或幾乎不形成導體膜B’，因此可只將在原材料板A的表面上以薄厚度形成的導體膜B’中的未被抗蝕膜C覆蓋的部分溶解，所以所述的蝕刻處理所需要的時間也與按照以往的方式即在所述各縱切槽A1以及橫切槽A2內的部分上將導體膜以厚的方式形成的情況相比大幅縮短。
接著，將所述抗蝕膜C由干灰化等去除后，將所述原材料板A沿所述縱方向的切槽A1以及橫方向的切槽A2斷裂分割為多個芯片基板1的每一個。
還有，在該分割時，可采用所述第1實施方式中所記載的順序。
接著，如果根據本發明者們的試驗，那么在所述的第1以及第2的兩個實施方式的制造中，優選將在所述掩片E、E’中覆蓋所述縱切槽A1以及橫切槽A2的寬度尺寸W、W’設定為所述縱切槽A1以及橫切槽A2的寬度尺寸S、S’的1.1～4倍，最優選將W、W’設定為S、S’的2倍的情況。
即，雖然所述寬度尺寸W、W’也可與槽寬度尺寸S、S’相等，但在將掩片E、E’對原材料板A重合的情況下，由于存在橫方向的偏差，因此如果考慮該橫方向的偏差，那么優選將所述W、W’對S、S’的最小值設定為大于W、W’＝1.1×S、S’，另一方面，如果將所述W、W’變大，那么與此成比例地，從圖2的芯片基板1的端面1a到電阻體2的浪費的尺寸L變大，因此優選將所述W、W’對S、S’的最大值設定為小于W、W’＝4×S、S’。
此外，通過將所述掩片E、E’變為由不繡鋼等的非磁性體制造，在濺射時，由于可避免在該掩片E、E’的表面上形成導體膜，因此具有可重復使用所述掩片E、E’，同時減小材料對象的消耗的優點。
接著，圖20～圖24表示第3實施方式的制造方法。
該第3實施方式的制造方法具備與所述第1實施方式相同地，對于構成所述一個芯片電阻器的多個芯片基板1沿縱向以及橫向并列一體化的原材料板A，在其表面上設置用于將原材料板A分割為每個所述芯片基板1的縱切槽A1以及橫切槽A2的工序。
或者可以用以下工序替代上述工序，即，在制造所述原材料板A后，在該原材料板A的表面上通過激光光線的照射等的加工處理而刻制所述縱切槽A1以及橫切槽A2的工序。
接著上述工序，在所述原材料板A的表面的整體上，如圖20所示，形成正抗蝕膜G后，對該抗蝕膜G，如圖21所示，在所述芯片基板1的每個位置上設置形成與所述電阻體2相同圖案形狀的通孔H1等光透過部而構成光掩膜H，通過將該光掩膜H重疊并照射曝光，使所述正抗蝕膜G感光。
接著，通過進行浸漬在顯影液中的顯影處理，如圖22所示，一方面使所述抗蝕膜G中的所述各芯片基板1的部分上形成與所述電阻體2相同的圖案形狀的通孔G1，另一方面將所述縱切槽A1以及橫切槽A2變為由該抗蝕膜G掩埋的狀態。
接著，將所述原材料板A的整體填充到密封容器內，通過對其表面或進行使用構成電阻體2的材料對象的濺射，或進行真空蒸鍍等的薄膜處理，將構成電阻體的導體膜B，如圖23所示，橫跨所述原材料板A的表面中的所述抗蝕膜G的通孔G1內的部分以及所述抗蝕膜G的表面的整體而形成。
在此，將所述抗蝕膜G從所述原材料板A剝離并去除。該剝離·去除是由基于氧等的等離子的干灰化而進行，或由基于浸漬在剝離液中的濕式方式，進行剝離。
通過將所述抗蝕膜G剝離·去除，在所述原材料板A的表面中的所述各芯片基板1的部分上只殘留所述導體膜B中所述抗蝕膜G的通孔G1內的部分，因此如圖24所示，對每一個所述各芯片基板1可將電阻體2以規定圖案形狀而形成。
并且，將所述原材料板A沿所述縱切槽A1以及橫切槽A2分割為多個芯片基板1的每一個。
該第3實施方式的制造方法，由先于濺射等薄膜處理工序而形成抗蝕膜G，在原材料板A的表面的所述原材料板A的縱切槽A1以及橫切槽A2內不形成導體膜B，而在所述原材料板A的各芯片基板1的部分上形成規定圖案形狀的電阻體2，因此可將在現有的制造方法中所需要的蝕刻處理工序省略。
還有，在制造所述圖2(b)中所示結構的芯片電阻器的情況下，對所述原材料板A的每個芯片基板1的分割按照下述的順序進行形成電極8、9后，將所述原材料板A沿縱切槽A1分割為棒狀的原材料板，接著在該棒狀的原材料板的左右兩側面上形成連接用端子電極10、11后，將該棒狀的原材料板沿橫切槽A2分割為芯片基板1。
接著，圖25～圖32表示第4實施方式的制造方法。
該第4實施方式的制造方法具備與所述第1實施方式相同地，對于構成所述一個芯片電阻器的多個芯片基板1沿縱向以及橫向并列一體化的原材料板A，在原材料板A的表面上設置用于將原材料板A分割為每個所述芯片基板1的縱切槽A1以及橫切槽A2的工序；或在制造所述原材料板A后，在該原材料板A的表面上通過激光光線的照射等的加工處理而刻制所述縱切槽A1以及橫切槽A2的工序。
接著該工序，在所述原材料板A的表面的整體上，如圖25所示，在作為所述縱切槽A1以及橫切槽A2的埋填材料形成正抗蝕膜J后，通過對該抗蝕膜J，如圖26所示，將在每個所述芯片基板1的位置上設置具有圍住所述電阻體2的大小的通孔K1等的光透過部而構成干灰化K進行重疊并照射曝光，使所述正抗蝕膜J感光。
接著，通過進行浸漬在顯影液中的顯影處理，如圖27所示，一方面在所述抗蝕膜J中的所述各芯片基板1的部分上形成具有圍住所述電阻體2大小的通孔J1，另一方面將所述縱切槽A1以及橫切槽A2變為由該抗蝕膜G掩埋的狀態。
接著，將所述原材料板A的整體裝到密封容器內，通過對其表面或進行使用構成電阻體2的材料對象的濺射，或進行真空蒸鍍等的薄膜處理，使構成電阻體的導體膜B，如圖28所示，橫跨所述原材料板A的表面中的所述抗蝕膜J的通孔J1內的部分以及所述抗蝕膜J的表面的整體而形成。
接著，在所述導體膜B的表面的整體上，如圖29所示，形成負抗蝕膜M后，對該抗蝕膜M，如圖29所示，在每個所述芯片基板1的位置上設置形成與所述電阻體2相同圖案形狀的通孔N1等的光透過部而構成的干灰化N，通過將干灰化N重疊并照射曝光，使所述負抗蝕膜M感光。
接著，通過進行浸漬在顯影液中的顯影處理，如圖30所示，在所述各芯片基板1的位置上殘留形成所述電阻體2的圖案形狀的抗蝕膜M，并將其它部分的抗蝕膜M去除。
接著，進行將所述原材料板A的整體浸漬在可溶解所述導體膜B的蝕刻溶液中的蝕刻處理，如圖31所示，通過溶解·去除未由所述導體膜B中的所述抗蝕膜M覆蓋的部分，從而在所述抗蝕膜M的下側殘留形成規定的圖案形狀的電阻體2。
接著，如圖32所示，將作為填充材料的所述抗蝕膜J以及圖案形成用的所述抗蝕膜M由干灰化或基于濕式方式的剝離處理而從原材料板A剝離·去除。
在該剝離·去除時，按照先去除兩個抗蝕膜J、M中的任意一方，之后去除另一方的方式進行，或者也可按照同時去除兩者的方式進行。
此外，作為其它的實施方式，也可按照在由濺射等薄膜處理形成所述導體膜B后，進行作為填充材料的所述抗蝕膜J的剝離·去除。
并且，將所述原材料板A沿所述縱切槽A1以及橫切槽A2分割為多個芯片基板1的每一個。
還有，在該分割時，當然可采用與所述第3實施方式相同的順序。
該第4實施方式的制造方法中，在進行在原材料板A的表面上形成導體膜B的濺射等薄膜處理工序前，在所述原材料板A的表面中的至少所述縱切槽A1以及橫切槽A2的部分，以可去除的方式形成填埋該各切槽A1、A2的埋填材料(抗蝕膜J)，并通過將該填充材料(抗蝕膜G)以比所述薄膜處理工序更靠后的順序去除，從而在所述薄膜處理工序中，可在所述縱切槽A1以及橫切槽A2內不形成導體膜B，其結果，可縮短在蝕刻處理工序中所需要的時間。
權利要求
1.一種薄膜型芯片電阻器的制造方法，其特征在于，具備制造將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的工序，或者，對于將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，以在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的方式制造的工序，且還具備向所述原材料體的表面，以在該表面中的所述各芯片基板的位置上具備與電阻體相同圖案形狀的通孔從而覆蓋所述縱切槽以及橫切槽部分的方式重疊掩片，而在該狀態下，在所述原材料板的表面上由薄膜處理而形成導體膜的工序。
2.一種薄膜型芯片電阻器的制造方法，具備制造將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的工序，或者，對于將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，以在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的方式制造的工序，且還具備在所述原材料體的表面上由薄膜處理形成導體膜的工序；在所述原材料板的表面上形成抗蝕膜的工序；對于所述抗蝕膜，以在所述各芯片基板的部分將抗蝕膜形成為與電阻體相同形狀而殘留的方式，進行照射曝光而顯影的工序；去除所述抗蝕膜后，將所述原材料體分割為所述每個芯片基板的工序；其特征在于形成所述導體膜的薄膜處理工序，是在向所述原材料板的表面重疊掩片的狀態下進行的工序，其中，所述掩片以僅覆蓋所述原材料板的表面中的所述縱切槽以及橫切槽部分的方式構成。
3.根據所述權利要求1或2中所記載的薄膜型芯片電阻器的制造方法，其特征在于，所述掩片中的覆蓋所述縱切槽以及橫切槽部分的寬度尺寸，是所述縱切槽以及橫切槽的槽寬尺寸的1.1～4倍。
4.根據所述權利要求1或2中所記載的薄膜型芯片電阻器的制造方法，其特征在于，所述掩片由非磁性體制造。
5.一種薄膜型芯片電阻器的制造方法，其特征在于，具備制造將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的工序，或者，對于將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，以在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的方式制造的工序，且還具備在所述原材料板的表面中的至少所述各芯片基板的部分以及所述縱切槽以及橫切槽的部分形成抗蝕膜的工序；在所述抗蝕膜中的所述各芯片基板的部分，對所述一個芯片電阻器中的電阻體的圖案形狀照射曝光而顯影，形成具有所述電阻體圖案形狀的通孔的工序；由薄膜處理，對所述原材料板的表面形成導體膜的工序；去除所述抗蝕膜的工序；將所述原材料板分割為每一個所述各芯片基板的工序。
6.一種薄膜型芯片電阻器的制造方法，具備制造將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的工序，或者，對于將構成一個芯片電阻器的多個芯片基板沿縱向以及橫向并列一體化而構成的原材料板，以在其表面設置用于分割為每個所述芯片基板的縱切槽以及橫切槽的方式制造的工序，且還具備在所述原材料體的表面由薄膜處理形成導體膜的工序；在所述原材料板的表面形成抗蝕膜的工序；對于所述抗蝕膜，以在所述各芯片基板的部分將抗蝕膜形成為與電阻體相同形狀而殘留的方式，進行照射曝光而顯影的工序；去除所述抗蝕膜后，將所述原材料體分割為所述每個芯片基板的工序；其特征在于在形成所述導體膜的薄膜處理工序前，具備在所述原材料板的表面中的至少所述縱切槽以及橫切槽部分，以可去除填埋所述各切槽的埋填材料的方式形成的工序，還有，至少在所述濺射工序之后具備將所述填充材料去除的工序。
7.根據權利要求6所記載的薄膜型電阻器的制造方法，其特征在于，所述填充材料是抗蝕膜。
全文摘要
本發明提供一種薄膜型芯片電阻器的制造方法。該制造方法具備對于將構成一個芯片電阻器的多個芯片基板(1)進行一體化而構成的原材料板(A)，在其表面設置用于分割為每個所述芯片基板的縱切槽(A1)以及橫切槽(A2)的工序；以及，在所述原材料板(A)的表面由濺射等薄膜處理形成導體膜(B)的工序。形成所述導體膜(B)的薄膜處理工序，是在向所述原材料板(A)的表面重疊掩片(E)的狀態下進行的工序，其中，所述掩片以僅覆蓋所述原材料板的表面中的所述縱切槽(A1)以及橫切槽(A2)部分的方式構成。從而，可謀求制造成本的降低和不良品產生率的降低。
文檔編號H01C17/075GK1655289SQ200510007999
公開日2005年8月17日 申請日期2005年2月16日 優先權日2004年2月9日
發明者尾崎信夫, 谷村政憲 申請人:羅姆股份有限公司