專利名稱：具有形成在硅區域中的鎳/鈷硅化物區域的半導體器件的制作方法
技術領域：
本發明一般涉及集成電路制造，尤其涉及在含硅導電電路元件上形成金屬硅化物區域，以減小其薄層電阻(sheet resistance)。
背景技術：
在現代超高密度集成電路中，器件特征(features)不斷減小以增強器件性能和電路的功能性。然而，縮小特征尺寸會遭遇到某些問題，使得也許部分抵消了因減小特征尺寸而獲得的優點。一般而言，例如減小晶體管元件(譬如MOS晶體管)的尺寸可因減小了晶體管元件的溝道長度而導致極優的性能特性，從而獲得較高的驅動電流能力和增強的切換速度。然而，當減小了晶體管元件的溝道長度時，則導電線路和接觸區域(亦即，提供與晶體管元件外圍的電接觸的區域)的電阻變成了一個主要的問題，因為這些線路和區域的橫截面積亦減小。然而，橫截面積結合構成導電線路和接觸區域的材料的特性決定了其有效電阻。
而且，每單位面積有較高數目的電路元件亦需要增加這些電路元件之間的互連的數目，其中，通常所需互連的數目隨電路元件的數目以非線性的方式增加，而使得互連可用的占用區域變得更有限。
大部分集成電路是基于硅的，也就是說，大部分的電路元件包含硅區域，以晶體的、多晶的和非晶的形式，摻雜的和未摻雜的，作為導電區域。在此背景下的示意性例子是MOS晶體管元件的柵極電極，該柵極電極可視為是多晶硅線。當施加適當的控制電壓于該柵極電極時，則導電溝道形成于薄柵極絕緣層和半導體襯底有源區域(activeregion)的界面。雖然減小晶體管元件的特征尺寸由于減小了溝道長度而改進器件性能，然而柵極電極的縮小(在柵極長度方向)可造成信號沿著柵極電極傳播的顯著延遲，亦即，沿著柵極電極的整個延伸區域(在柵極寬度方向)形成溝道。對于連接單獨電路元件或不同芯片區域的適度延長的多晶硅線，信號傳播延遲的問題甚至惡化。因此，改善多晶硅線和其它含硅接觸區域的薄層電阻，以允許器件進一步按比例縮小(scaling)而不會損害器件性能，是極為重要的。基于此理由，通過在各個含硅區域的適當部分之內或之上形成金屬硅化物以減小多晶硅線和硅接觸區域的薄層電阻，已成為標準做法。
參照圖1a至1d，現在說明用于在MOS晶體管元件的相應部分上形成金屬硅化物的典型現有技術流程，作為展示硅薄層電阻減小的范例。
圖1a示意了晶體管元件100的橫截面圖，譬如形成在包括含硅有源區域102的襯底101上的MOS晶體管。有源區域102由隔離結構103所包圍，該隔離結構103在所示例子中設成通常用于復雜集成電路的淺溝槽隔離的形式。包括延伸區域105的高摻雜源極和漏極區域104形成在有源區域102中。包括延伸區域105的源極和漏極區域104通過溝道區域106而橫向分隔。柵極絕緣層107將柵極電極108與下方的溝道區域106電隔離且物理隔離。間隔元件109形成在柵極電極108的側壁。難熔金屬層110以用來進一步加工形成金屬硅化物部分所需的厚度，而形成在晶體管元件100上。
如圖1a中所示的用來形成晶體管元件100的典型傳統流程可包括下列步驟。在通過先進光刻和蝕刻技術形成淺溝槽隔離103而界定有源區域102之后，進行成熟的、熟知的注入步驟，以在有源區域102和溝道區域106中生成所希望的摻雜劑濃度分布曲線(dopant profile)。
接著，通過復雜的沉積、光刻和各向異性蝕刻技術形成柵極絕緣層107和柵極電極108，以獲得所希望的柵極長度，該長度為柵極電極108的水平延伸，即，在圖1a的平面中，如雙箭頭150所示。其后，可執行第一注入序列以形成延伸區域105，其中，依賴于設計需求，可另外進行所謂的光環注入(halo implant)。
其次，通過沉積譬如二氧化硅和/或氮化硅的介電材料，并通過各向異性蝕刻過程圖案化該介電材料，而形成間隔元件109。其后，可進行進一步的注入過程以形成源極和漏極區域104，接著進行退火周期(cycles)以激活摻雜劑，并至少部分地消除在注入周期期間所造成的晶格損傷。
接著，通過例如化學氣相沉積(CVD)或物理氣相沉積(PVD)，而在晶體管元件100上沉積難熔金屬層110。優選地，使用譬如鈦(titanium)、鈷(cobalt)、鎳(nickel)、或類似金屬的難熔金屬作為金屬層110。然而，結果是，在形成金屬硅化物期間和后來以金屬硅化物形式的各種難熔金屬的特性彼此明顯不同。結果，選擇適當的金屬依賴于晶體管元件100的進一步設計參數，以及依賴于后面過程中的過程需求。舉例而言，鈦通常用來在各含硅部分上形成金屬硅化物。然而，所得硅化鈦的電性能強烈依賴于晶體管元件100的尺寸。硅化鈦傾向于在多晶硅的晶粒邊界聚結，因此可以增大總電阻，其中此效應對于減小的特征尺寸很明顯，而使得對于多晶硅線，譬如所具有的橫向尺寸(亦即柵極長度)為0.2微米及更小的柵極電極108，也許不可接受鈦的使用。
對于具有此數量級的特征尺寸的電路元件，優選使用鈷作為難熔金屬，因為鈷基本上并不呈現出阻隔多晶硅的晶粒邊界的傾向。然而，硅化鈷對于極端按比例縮小的器件因其薄層電阻也許會顯示出明顯的退化，下面將作更詳細的說明。另外一個經常用來形成金屬硅化物的候選物是鎳，然而，鎳也許會造成接觸電阻退化以及局部互連。鈷具有優越的接觸特性而因此目前是用于硅化物的優選材料，為了討論鈷的特性，現假設金屬層110包含鈷，以便允許形成晶體管元件100作為所具有的柵極長度遠小于0.2μm的復雜器件。
進行第一退火周期，以使層110中的鈷與漏極和源極區域104中的硅及柵極電極108中的多晶硅之間的反應開始。可選地，在退火襯底101之前，可將所具有的厚度在大約10nm至20nm范圍內的氮化鈦層沉積在難熔金屬層110上，以通過在后續退火周期中減少鈷的氧化，而減小二硅化鈷(cobalt disilicide)最后獲得的薄層電阻。通常，退火溫度可以在大約450℃至550℃的范圍內，以產生單硅化鈷(cobaltmonosilicide)。之后，選擇地蝕刻掉未反應的鈷，然后用大約700℃的較高溫度來進行第二退火周期，將單硅化鈷轉換成包含二硅化鈷的低歐姆相(low-ohmic phase)。
圖1b示意了具有形成在漏極和源極區域104上的二硅化鈷區域111和形成在柵極電極108上的二硅化鈷區域112的晶體管元件100。雖然鈷可以成功地用于大約0.2μm和甚至更小的特征尺寸，但結果是，對于需要相當小于100nm的柵極長度的更進一步按比例縮小器件，二硅化鈷增強的柵極電極108的薄層電阻比僅考慮到柵極電極108減小的特征尺寸所預期的要增大得更快。據信區域112的電阻率增大是由各二硅化鈷晶粒之間的拉伸應力(tensile stress)所造成，由此當柵極長度是在單個晶粒數量級大小時顯著影響了二硅化鈷的薄膜完整性。
圖1c示意了在完成上述硅化物形成過程后具有大約50至80nm的減小柵極長度150A的晶體管元件100。柵極電極108的二硅化鈷區域112中例如以孔洞和中斷(interruptions)形式的不規則物112A可出現并引起薄層電阻的顯著增大。
圖1d和圖1e示意地表示柵極電極108的頂視圖，該柵極電極108具有大約200nm的柵極長度150相比于具有大約50nm的柵極長度150A。圖1d顯示具有柵極長度150的柵極電極108，包含多個沿著長度150排列的單晶粒113。而如圖1e中所示，橫越長度150A僅有一個晶粒113形成。盡管在將單硅化鈷轉變成二硅化鈷的第二退火周期期間所引起的熱應力可以由橫越長度150的多個晶粒所補償，但橫越長度150A所形成的單晶粒也許不能有效地吸收應力，而也許引起二硅化鈷薄膜的中斷112A。結果，多晶硅柵極電極的薄層電阻急劇增大，由此防止了積極地按比例縮小器件而不會不適當地退化晶體管性能。
有鑒于上述說明的問題，因此，需要有改良的硅化物形成技術，使得能進一步按比例縮小器件，而不會不適當地減損產量。

發明內容
一般而言，本發明涉及一種能結合硅化鎳的優點(即，結合下層硅的優越行為)和硅化鈷的優越接觸特性的技術，以便提供進一步按比例縮小器件的潛力而不會不適當地損害包含了金屬硅化物區域的硅特征的薄層電阻。為了達到此目的，基本上包含硅化鎳的硅化物層后面接著基本上包含硅化鈷的金屬硅化物層，可用共同的形成過程而形成，而使得在硅、硅化鈷界面所發生的問題可明顯減少，或甚至完全避免。
依照本發明所例示的一個實施例，一種方法包括在形成于襯底上的含硅區域上形成包含金屬鈷和金屬鎳的層。然后，于第一溫度對襯底進行熱處理，以使鎳和鈷在含硅區域與硅反應而形成硅化物。接著，從襯底上將未反應的鎳和鈷去除，并在高于第一溫度的第二溫度對襯底進一步進行熱處理，以改變(modify)在第一溫度熱處理期間所形成的硅化物。
在進一步的實施例中，該方法還包括控制用于改變硅化物的熱處理的溫度和持續時間中的至少一個，以調整在該含硅區域中的二硅化鈷數量。
在進一步的實施例中，該含硅區域包括具有小于約100納米橫向尺寸的多晶硅線。
在進一步的實施例中，該含硅區域包括場效應晶體管的漏極和源極區域。
在進一步的實施例中，該含硅區域包括第一部分和第二部分，而其中該方法還包括在形成包含金屬鈷和金屬鎳的該層之前，在該第一部分上形成金屬硅化物。
在進一步的實施例中，該第一部分包括場效應晶體管的漏極區域和源極區域。
在進一步的實施例中，該第二部分包括該場效應晶體管的柵極電極，該柵極電極由側壁間隔元件和蓋層(caplayer)所覆蓋，以及其中該方法還包括在形成包含金屬鈷和金屬鎳的該層之前，去除該蓋層。
在進一步的實施例中，該柵極電極的柵極長度約為50nm或更短。
依照本發明進一步例示的實施例，一種形成場效應晶體管的方法包括在形成于襯底上的柵極絕緣層上形成含多晶硅的柵極電極。在含硅半導體區域中形成漏極區域和源極區域，其中該漏極及源極區域鄰接于該柵極電極而設置。接著，在柵極電極的側壁上形成側壁間隔元件，而在該柵極電極和該漏極及源極區域上形成包含金屬鈷和金屬鎳的層。此外，通過包含金屬鈷和金屬鎳的該層，至少在柵極電極中形成含有硅化鈷和硅化鎳的區域。
在進一步的實施例中，包含金屬鈷和金屬鎳的該層是通過以下而形成在該柵極電極和該漏極及源極區域上沉積包含金屬鈷的第一層，并在該第一層上沉積包含金屬鎳的第二層。
在進一步的實施例中，包含金屬鈷和金屬鎳的該層是通過以下而形成在該柵極電極和該漏極及源極區域上沉積包含金屬鎳的第一層，并在該第一層上沉積包含金屬鈷的第二層。
依照本發明的另一例示實施例，一種形成場效應晶體管的方法包括在形成于襯底上的硅區域上方形成層堆疊，該層堆疊包括至少柵極絕緣層、多晶硅層和蓋層。圖案化該層堆疊，以便形成具有由至少該蓋層所覆蓋的頂表面的柵極電極。而且，漏極區域和源極區域鄰接該柵極電極而形成，而包含第一金屬的硅化物區域形成在該漏極和源極區域中。此外，暴露該柵極電極的頂表面，硅化鎳/硅化鈷層堆疊區域形成在該柵極電極中。
在進一步的實施例中，形成該硅化鎳/硅化鈷層堆疊區域包括下列步驟形成包含金屬鈷和金屬鎳的層；于第一溫度對該襯底進行熱處理，以使鎳和鈷在該柵極電極中與硅反應形成硅化物；從該襯底上選擇性地將未反應的鎳和鈷去除；以及在高于該第一溫度的第二溫度對該襯底進行熱處理，以改變于該第一溫度的該熱處理期間所形成的該硅化物。
在進一步的實施例中，包含金屬鈷和金屬鎳的該層是通過以下而形成在該柵極電極上沉積包含金屬鈷的第一層，并在該第一層上沉積包含金屬鎳的第二層。
在進一步的實施例中，包含金屬鈷和金屬鎳的該層是通過以下而形成在該柵極電極上沉積包含金屬鎳的第一層，并在該第一層上沉積包含金屬鈷的第二層。
在進一步的實施例中，該第一金屬包括鈷。
依照本發明另一例示的實施例，一種場效應晶體管包括形成在柵極絕緣層上的硅柵極電極。該晶體管還包括鄰接該柵極電極而形成的漏極區域和源極區域。此外，硅化鎳區域形成在該硅柵極電極上，而硅化鈷區域形成在該硅化鎳區域上。
在進一步的實施例中，該場效應晶體管進一步包括形成在該漏極和源極區域中的硅化鈷區域。
在進一步的實施例中，該場效應晶體管進一步包括在該漏極和源極區域中，形成在第二硅化鎳區域上的第二硅化鈷區域。
在進一步的實施例中，該硅化鎳區域的厚度小于該硅化鈷區域的厚度。


本發明的其他優點、目的和實施例界定在所附的權利要求書中，并由參照附圖的下列詳細說明會變得更顯而易見，在附圖中圖1a，1b和1c示意了傳統場效應晶體管在不同制造階段期間的橫截面圖；圖1d和圖1e示意了具有不同柵極長度的柵極電極的頂視圖，其中可在小于100nm的柵極長度下觀察到不適當地增大的柵極電阻；以及圖2a至圖2d示意了依照本發明的例示實施例，場效應晶體管在不同制造階段期間的橫截面圖。
具體實施例方式
雖然本發明是參照例示在以下詳細說明及附圖中的實施例而描述的，但是應了解，以下詳細說明及附圖并不欲用來限制本發明于所揭示的特定例示實施例，而是，所描述的例示實施例僅僅是舉例說明本發明的各不同方面，本發明的范圍由所附權利要求書所界定。
應注意到，本發明當應用于形成特征尺寸極度減小的場效應晶體管時特別有利，因為在適當低于100nm的特征尺寸，可通過提供堆疊的硅化鎳/硅化鈷區域而明顯減小或避免掉與硅化鈷相關的問題。鄰近于硅而形成的硅化鎳允許減小線寬而不會不適當地損害硅化物薄膜的特性，而硅化鈷是經認可和已良好確立的硅化物材料，提供對其它接觸材料(譬如鎢等)的優越接觸電阻，由此提供了對標準CMOS過程技術的高度兼容性。然而，本發明并不應視為受限于100nm及更小的臨界尺寸(critical dimension)，除非這種限制明白地提出在所附的權利要求書中。
參照圖2a至圖2d，現在詳細說明本發明的進一步例示實施例。
在圖2a中，顯示了場效應晶體管200以便代表任何含硅區域，該含硅區域意欲接收硅化物部分以減小其薄層電阻。如前面的說明，柵極電極、漏極和源極區域、多晶硅線和類似結構，就它們的導電率而言須作改變，尤其當這些硅特征的臨界尺寸不斷地減小至目前的50nm甚至更小時。除非在所附的權利要求書中另有說明，場效應晶體管200視為是表示任何含硅電路特征，該含硅電路特征在其中需要形成金屬硅化物區域。場效應晶體管200包括襯底201，該襯底201可以是任何適當的襯底，譬如硅晶片、SOI(絕緣體上硅)襯底、或類似物。晶體管有源區域202形成在襯底201中，而其尺寸由隔離結構203所界定，該隔離結構203可用溝槽隔離結構的形式提供。包含各延伸區域205的高摻雜源極和漏極區域204形成在有源區域202中，并由溝道區域206而彼此分隔。多晶硅柵極電極208形成在溝道區域206上，并由柵極絕緣層207而從那里分隔開。而且，側壁間隔元件209形成在多晶硅柵極電極208的側壁上。在一個實施例中，如圖2a中所示，蓋層230可位于柵極電極208之上，以便覆蓋柵極電極208的頂表面。蓋層230可包括氮化硅、二氧化硅、氮氧化硅、或類似物，并可有利地包含在圖案化柵極電極208期間呈現出能使蓋層230用作底部抗反射涂層的光學特性的材料。
如圖2a中所示用來形成場效應晶體管200的典型流程可包括與前面參照圖1a所述基本上相同的過程。關于包括蓋層230的場效應晶體管200的實施例，應注意的是，在通過復雜的光刻而圖案化柵極電極208期間，使用底部抗反射涂層，該底部抗反射涂層一般在圖案化過程后予以去除。在本發明的一些實施例中，與傳統的流程相反，可保留底部抗反射涂層作為蓋層230。蓋層230一方面提供在源極和漏極區域204中獨立形成金屬硅化物區域的可能性，并且在柵極電極208中在源極和漏極區域204中完成金屬硅化物之后，另一方面接著去除蓋層230并執行過程序列，如參照圖2b至圖2d將作說明。也就是說，在某些實施例中，例如，硅化鈷區域可形成在源極和漏極區域204中，其中可進行如前面參照圖1a至圖1c所述的基本上相同的過程序列，然而，其中蓋層230防止在該柵極電極208中形成硅化鈷。因此，將圖1a至圖1c中所述的過程序列應用于具有蓋層230的場效應晶體管200，而導致形成硅化鈷區域211a，如虛線所示。其后，可去除蓋層230而在柵極電極208中形成硅化鎳/硅化鈷區域。為了方便，在進一步的說明中將參照缺少蓋層230的場效應晶體管200，因為基本上相同的過程步驟可應用于如圖2a中所示的晶體管200，由此僅在柵極電極208中形成硅化鎳/硅化鈷區域。
圖2b示意了在其上形成有金屬層240的場效應晶體管200，其中金屬層240包括金屬鈷和金屬鎳。在一個特定的實施例中，金屬層240可包括第一子層241和第二子層242，其中第一子層241包括鈷而第二子層242包括鎳。在其它實施例中，第一子層241可包括鎳而第二子層242可包括鈷。在一個例示的實施例中，金屬層240可提供為基本上連續的層，包括金屬鈷和金屬鎳的混合物。
可利用化學氣相沉積和/或物理氣相沉積而形成金屬層240。舉例而言，當金屬層240包括至少二個子層241、242時，則這些子層可通過譬如CVD過程或PVD過程的特定沉積過程而單獨沉積。在其它實施例中，當金屬層240是以金屬鈷和金屬鎳的混合物的形式提供時，則可例如通過共同濺射鈷和鎳至場效應晶體管200上，而進行共同的沉積過程。在沉積過程期間，無論沉積過程的類型，可例如通過控制子層241和242的層厚度，或當鈷和鎳以共同過程沉積時通過控制濺射過程參數，而控制鈷和鎳的比率。在一個特定的實施例中，控制沉積過程，而使得鈷的數量就體積百分比而言要高于鎳的數量。例如，為達此目的，在一個實施例中，可選擇包含鈷的各自子層241、242大于包含金屬鎳的另一個子層241、242的對應厚度。舉例而言，可選擇例如包含鈷的子層241的厚度在大約10至50nm范圍內，而可選擇子層242的厚度在大約10至30nm范圍內。然而，若需要最后獲得的硅化鎳和硅化鈷的其它比率和/或層厚度，則可相應地調整子層241和242的相應厚度。當金屬層240是以基本上連續的方式提供的情況下也是同樣，其中鈷和鎳的比率以及連續層240的厚度決定最后獲得的硅化鎳和硅化鈷厚度和它們的比率。
然后，在相比于傳統的鈷硅化過程的適度低溫下，進行譬如快速熱退火的熱處理，如參照圖1a所述。舉例而言，可施加大約300℃至308℃范圍內的溫度，經過大約20至60秒的時間間隔，以便開始金屬擴散并與下層硅形成硅化物。在一個特定實施例中，包含鈷的第一子層241和包含鎳的第二子層242的配置，令人驚訝地導致硅化鎳直接在下方硅上形成，例如，在硅柵極電極208上和源極及漏極區域204上，除非沒有用先前所形成的金屬硅化物211a所覆蓋(參見圖2a)。并不限制本發明于下列的說明，據信熱處理期間的適度溫度會使鎳相比于鈷而產生明顯較高的擴散活動，而使得在開始階段鎳滲入鈷中，同時降低的溫度明顯放慢了鈷與下層硅的反應。在熱處理進展過程中，鎳越來越多地擴散入硅中并容易形成硅化鎳，而硅化鈷的形成仍明顯較低。最后，在譬如柵極電極208和源極及漏極區域204的下方硅上形成硅化鎳層，接著是硅化鈷層。
圖2c示意了在完成如上所述的熱處理后的場效應晶體管200，由此形成硅化鎳層260并在其上形成硅化鈷層261。同樣，硅化鎳層270可形成在源極和漏極區域204中，接著是硅化鈷層271。若是場效應晶體管包括金屬硅化物區域211a，例如以硅化鈷的形式，則可基本上避免或至少明顯減少硅化鎳層270和硅化鈷層271的形成，而使得在此情況下，對于柵極電極208中的硅化鎳260和硅化鈷261的形成過程可予特別調整，以符合尤其是對于柵極電極208的最佳導電率的需求。另一方面，當金屬硅化物區域211a(參見圖2a)先前已經通過蓋層230而形成，則涉及形成金屬硅化物區域211a的過程參數可予特別設計，以便就結深度或類似情況而言將這些區域最佳化。在完成用于形成硅化物層260、261、270、271的熱處理后，可通過本領域中成熟的選擇性濕化學蝕刻過程，而從側壁間隔件209和隔離結構203去除任何未反應的金屬。
其后，例如以快速熱退火的形式進行第二熱處理，其溫度要高于先前熱處理的溫度。在一些實施例中，溫度選擇在大約450℃至650℃的范圍內，而在其它的實施例中，溫度范圍選擇在大約500℃至600℃。而且，熱處理的持續時間選擇為大約10至60秒。在此熱處理期間，開始將區域261和271中的硅化鈷轉變成低歐姆的二硅化鈷。在此熱處理期間，硅化鎳亦可轉變成二硅化鎳，該二硅化鎳呈現出對下方硅的優越界面特性，并由此作為對上方二硅化鈷的“緩沖層”，以此方式，當柵極電極208的柵極長度是在二硅化鈷單晶粒的數量級時，則顯著地減小或消除了二硅化鈷層由應力引起的不規則性，如前面參照圖1c，1d和1e所述。通過控制熱處理的至少一個過程參數，也就是，溫度和持續時間，則可調整將單硅化物轉變成二硅化物的過程。舉例而言，就所希望的低薄層電阻而言，可根據實驗而確定最后所獲得導電率的最佳值，其中，對于給定的硅化鎳層260與硅化鈷層261的厚度比率，可變化熱處理的至少一個過程參數，以確定最后獲得的薄層電阻對于此過程參數的相關性。可對多個不同的厚度比率進行這些測量，以便建立多個測量數據，而從所述測量數據可導出熱處理的過程參數。對熱處理的相應控制也許是必要的，因為二硅化鎳與單硅化鎳相比也許呈現出增大的電阻，而硅化鈷卻顯示出相反的行為。
圖2d示意了完成第二熱處理后的場效應晶體管200，具有形成在柵極電極208中的改變的硅化鎳層260a，接著是改變的硅化鈷層261a，并具有形成在源極和漏極區域204中的改變的硅化鎳層270a和改變的硅化鈷層271a，除非這些區域并不由先前所形成的金屬硅化物區域211a(參見圖2a)所覆蓋。由于結合了硅化鈷對接觸金屬的電阻的優越特性以及硅化鎳與下方硅的界面的特性，而可對于柵極電極208獲得低的整體薄層電阻，同時對局部互連(未顯示)的電阻率亦維持在低水平，所述局部互連是在場效應晶體管200的進一步制造步驟期間所形成的。
結果，本發明提供一種使得能在含硅電路特征上形成掩埋的硅化鎳層、而在掩埋的硅化鎳層上形成有硅化鈷層的技術，由此保持硅化鈷關于接觸電阻的優越特性，同時顯著減小或避免了由硅化鈷/硅界面所引起的薄層電阻退化。硅化鈷層和掩埋的硅化鎳層可在共同的形成過程中形成，其中譬如各硅化物層的厚度、整體薄層電阻、層的形態的特性，可分別由譬如層厚度和組成比率的沉積參數、以及由熱處理的過程參數所控制。令人感到驚訝的是，在形成鈷層后接著形成鎳層，導致在形成各硅化物期間這些材料的重新分布，而使得在一些實施例中，可減少硅化過程期間所不希望的鎳擴散。
鑒于本說明，本領域的技術人員將很清楚本發明的進一步修改和變化。因此，本說明只應視為是用于例示，以及是為使本領域的技術人員知曉實現本發明的一般方法。需了解，在此所顯示和說明的本發明的形式應視為是目前的優選實施例。
工業應用本發明涉及微電子組件的器件以及制造方法，因而符合工業可應用性的需求。
權利要求
1.一種方法，包括在形成于襯底(201)上的含硅區域(202，208)之上形成包含金屬鈷(241)和金屬鎳(242)的層(240)；于第一溫度對該襯底(201)進行熱處理，以使鎳(242)和鈷(241)在該含硅區域(208，202)中與硅反應而形成硅化物(260，261，270，271)；從該襯底(201)選擇性地將未反應的鎳和鈷去除；以及于第二溫度對該襯底(201)進行熱處理，該第二溫度高于該第一溫度，以改變在該第一溫度的該熱處理期間所形成的該硅化物。
2.如權利要求1所述的方法，其中，包含金屬鈷和金屬鎳的該層是通過在該含硅區域上沉積金屬鈷層并在該金屬鈷層上沉積金屬鎳層而形成的。
3.如權利要求1所述的方法，其中，包含金屬鈷和金屬鎳的該層是通過在該含硅區域上沉積金屬鎳層并在該金屬鎳層上沉積金屬鈷層而形成的。
4.如權利要求1所述的方法，進一步通過調整該層的厚度而控制形成在該含硅區域中的改變的硅化物的厚度。
5.如權利要求4所述的方法，其中，通過沉積具有預定第一厚度的包含金屬鈷的第一層和具有預定第二厚度的包含金屬鎳的第二層，而調整該層的厚度。
6.如權利要求5所述的方法，其中該第二厚度小于該第一厚度。
7.一種形成場效應晶體管的方法，該方法包括在形成于襯底(201)上的柵極絕緣層(207)之上形成包含多晶硅的柵極電極(208)；在含硅半導體區域(202)中形成漏極區域(204)和源極區域(204)，該漏極和源極區域(204)鄰接于該柵極電極(208)而設置；在該柵極電極(208)的側壁上形成側壁間隔元件(209)；在該柵極電極(208)和該漏極及源極區域(204)上形成包含金屬鈷(241)和金屬鎳(242)的層(240)；以及至少在該柵極電極中用該層(240)形成含有硅化鈷(261，261a)和硅化鎳(260，260a)的區域。
8.如權利要求7所述的方法，其中，形成該含有硅化鈷和硅化鎳的區域包括于第一溫度對該襯底進行熱處理，以使鎳和鈷至少在該柵極電極中與硅反應形成硅化物；從該襯底上選擇性地將未反應的鎳和鈷去除；以及于第二溫度對該襯底進行熱處理，該第二溫度高于該第一溫度，以改變在該第一溫度的該熱處理期間所形成的該硅化物。
9.一種形成場效應晶體管的方法，該方法包括在形成于襯底(201)上的硅區域(202)之上形成層堆疊，該層堆疊包括至少柵極絕緣層(209)、多晶硅層和蓋層(230)；圖案化該層堆疊，以形成具有由至少該蓋層(230)所覆蓋的頂表面的柵極電極(208)；形成漏極和源極區域(204)鄰接該柵極電極(208)；在該漏極和源極區域(204)中形成包含第一金屬的硅化物區域(270)；暴露該柵極電極(208)的該頂表面；以及在該柵極電極(208)中形成硅化鎳/硅化鈷層堆疊區域(260，261)。
10.一種場效應晶體管，包括形成在柵極絕緣層(209)上的硅柵極電極(208)；鄰接該柵極電極(208)形成的漏極區域(204)和源極區域(204)；形成在該硅柵極電極(208)上的硅化鎳區域(260a)；以及形成在該硅化鎳區域(260a)上的硅化鈷區域(261a)。
全文摘要
本發明通過在譬如場效應晶體管柵極電極的含硅區域中形成掩埋的硅化鎳層(260A)，接著形成硅化鈷層(261A)，而可結合兩種硅化物的極優特性，以便提供進一步按比例縮小器件的潛力，而不會不適當地損害經按比例縮小的硅電路特征的薄層電阻和接觸電阻。
文檔編號H01L21/336GK1860589SQ200480028522
公開日2006年11月8日 申請日期2004年9月17日 優先權日2003年9月30日
發明者T·卡姆勒, K·維喬雷克, A·弗倫克爾 申請人:先進微裝置公司