專利名稱：半導體器件的制造方法
技術領域：
本發明涉及半導體器件的制造方法，特別是涉及制造具有微細且高精度地形成的柵極電極的半導體器件的方法。
背景技術：
由于把柵極做得越微細，MOS晶體管的動作速度越快，因此近些年來特別是柵極電極的微細化在不斷發展。如果縮短布線長度，則因時間常數的關系而會提高動作速度，而且還有助于低功耗化，因此布線密度也被不斷提高。此外，半導體器件的高集成化也因微細且密集度高的圖形的形成而得以實現。由此，同時還要求形成微細的柵極圖形和微細而且密集的圖形。
根據這樣的背景，縮短在光刻時使用的光的波長，并提高所使用的透鏡的數值孔徑(NA)，使得分辨率得以提高。但是，當透鏡的數值孔徑接近于1，并且曝光波長達到使用了ArF準分子激光的波長193nm這樣的真空紫外的區域時，分辨率提高的速度，就不能滿足來自器件的要求，必須開展新的研究。
其一個方法就是全面細線化法(Full Area Slimming Method)。所謂全面細線化法，就是首先用通常的光刻形成高密度的微細抗蝕劑圖形，然后通過灰化或各向同性刻蝕使尺寸全面地一律變細的方法。用該方法，可以選擇適合高密度微細圖形的光刻條件，通過使圖形節距變密或者變細還可以得到細的柵極。
另外一個方法就是應用以移相器邊緣移相曝光法所代表的超分辨率曝光法。所謂移相曝光法，就是在掩模上形成被稱為移相器的產生相位差的部件，以使相鄰的曝光部的相位反轉，并經由該掩模進行曝光的超分辨率曝光法。是利用干涉來提高光學像對比度的分辨率提高法。在制作微細的柵極時，由于有效利用相位相鄰的部分的邊界，即，移相器的邊緣，因此被稱為移相器邊緣曝光法，通過利用相位變化，與通常曝光的情況相比，可以提高分辨率，使得析像細的柵極圖形。在要形成用通常的曝光法難以形成的微細的柵極時，以往，一直使用上述那樣的方法。
另外，例如在專利文獻1中公開了全面細線化法，此外，對于移相器邊緣曝光法，例如，已在專利文獻2中公開。
日本特開號公報[專利文獻2]日本特開平5-158244號公報發明內容用示出了柵極周圍的圖形布局的圖2～圖4說明上述全面細線化法和移相器邊緣曝光法的問題。圖2示出了目的圖形的布局。22是柵極布線電極圖形，21表示柵極部分。23是導通用電極孔圖形。為了使晶體管高速地動作，柵極圖形21變成了細的細線。為了防止斷線，也為了在一定程度上降低電阻，柵極電極的布線圖形被布置成比柵極21粗。此外，為了提高集成度，或縮短布線長度來減小布線電阻，或為了削減成本而減小芯片面積，而縮短柵極布線電極間的距離，提高圖形密度。在柵極電極21的兩端和柵極電極布線22上，形成用于和在不同層上形成的布線進行電導通的導通用電極孔圖形23。
圖3示出了用全面細線化法形成的圖形的例子。由于用通常的曝光法不能比所要的尺寸小地形成柵極圖形21，因此在形成了抗蝕劑圖形之后就要進行灰化等，使圖形變細。即，進行細線化。這樣，雖然柵極圖形部分21會變細成為所要的尺寸，但是，柵極電極布線24也會變細。布線部分變得易于斷線而導致成品率降低。此外，電阻也會增大。也將發生與柵極布線電極上的導通孔電極23之間的對準寬裕量減小，對準不合格頻率升高，電可靠性降低等問題。
圖4示出了用移相器邊緣曝光法形成的圖形布局的例子。柵極圖形25，由于用作為強的超分辨率曝光法的移相法形成，因此能用光刻形成所要的細線圖形。但是，與通常曝光法不同，因移相器間的干涉或移相器配置的制約等關系，將會受到嚴格的布局限制。就是說，向任意的部位進行柵極配置受到限制。此外，由于是利用移相器邊緣部分的相位變化形成的，因此基本上只用移相器邊緣曝光，這樣只能形成閉環的圖形。因此，要用另外1塊掩模進行多重曝光，切斷閉環部。與此同時，形成柵極布線電極部分22。由于用2塊掩模以多重曝光形成柵極圖形25和柵極布線電極部分22，因此其間會產生對準偏差。這樣，成為柵極圖形25或柵極布線電極部分22中的任一者與導通孔電極23的對準寬裕量減小，成品率低的原因。移相器邊緣曝光法存在著上述圖形布局受限和對準寬裕量減小的問題。
上述問題，可通過在形成了抗蝕劑圖形后，對所要的部分照射DUV或電子束，有選擇地使抗蝕劑細線化來解決。
在這里，所謂細線化，指的是使線條寬度比曝光形成的抗蝕劑圖形細的情況，特別是在本發明中，還包括通過不除去抗蝕劑而使抗蝕劑材料濃縮，使線條寬度變細的情況。
在使抗蝕劑材料濃縮了的情況下，具有刻蝕耐性提高，能補償抗蝕劑的刻蝕掩蔽不充分的優點，該抗蝕劑的刻蝕掩蔽不充分是因在細線化工序中產生的抗蝕劑圖形膜厚減少而產生的。
根據本申請，可以制造具有極微細的柵極，并且具有微細且高集成的布線，或極微細的邏輯部分的柵極和極高集成的存儲器部分的柵極的半導體器件。據此，將提高半導體器件的動作速度，此外，通過提高集成度還會提高功能。


圖1是說明本發明結構的概念圖。
圖2是說明作為本發明的目的圖形布局的主要部分平面圖。
圖3是表示現有方法的第1圖形形成例的圖形主要部分平面圖。
圖4是表示現有方法的第2圖形形成例的圖形主要部分平面圖。
圖5是表示本發明制造方法的主要部分剖面工序圖。
圖6是表示本發明制造方法的主要部分平面圖。
圖7是表示本發明制造方法的主要部分平面圖。
圖8是表示本發明制造方法的主要部分平面圖。
圖9是表示本發明制造方法的主要部分平面圖。
圖10是表示在本發明中使用的裝置的結構的裝置結構圖。
圖11是表示本發明特征的特性圖。
圖12是表示在本發明中使用的第2裝置的結構的裝置結構圖。
圖13是表示在本發明中使用的第3裝置的結構的裝置結構圖。
圖14是表示本發明半導體器件的概要的結構圖。
圖15是在本發明中使用的掩模的平面圖。
圖16是表示本發明裝置的結構的裝置剖面構造圖。
圖17是表示本發明處理工序的工序圖。
圖18是表示本發明適用器件的概要結構的結構圖。
圖19是表示本發明的邏輯主要部分的圖形布局的布局圖。
圖20是表示本發明的SRAM存儲體(mat)主要部分的圖形布局的布局圖。
圖21是表示本發明的SRAM外圍電路主要部分的圖形布局的布局圖。
圖22是表示應用了本發明的圖形布局的布局圖。
具體實施例方式
(實施方式1)首先，邊參看圖1邊說明實施方式1的概要。圖1的1是電子束源，2是電子束，3是準直透鏡，4是掩模，5是半導體襯底，6是氧化膜，7是多晶硅膜，8和10是抗蝕劑圖形，而9是柵極溝道。從電子束源1發出的電子束2，由準直透鏡3進行準直，垂直地入射到在柵極部分具有開口的掩模4。掩模4和晶片接近配置，并有選擇地向柵極部分的抗蝕劑圖形10照射電子束。通過該電子束照射，與柵極部分以外的抗蝕劑圖形8相比，柵極部分的抗蝕劑圖形10有選擇地收縮。
其次，用作為裝置主要部分剖面構造圖的圖16說明細線化用電子束照射裝置的概要。本裝置粗分起來由電子透鏡系統框體401、電子束照射處理室402、晶片儲存器403、掩模儲存器405構成，用裝載室(Loadlock room)404連接晶片儲存器403和電子束照射處理室402，此外，用裝載室406連接掩模儲存器405和電子束照射處理室402。在每個室之間都設置有門407、408、409、410，此外，在電子束照射處理室402、裝載室404、406上獨自連接有真空泵411、412、413。通過這樣的結構，在維持電子束照射處理室402的真空度不變的狀態下，形成可以把掩模和晶片從外部傳送給電子束處理室的結構。在電子透鏡系統框體401內配置電子槍414和電子透鏡系統415，在電子束照射處理室402內配置掩模416、晶片417和晶片載置臺418。在此，組裝有可進行掩模416和晶片417的位置對準以及其接近距離的調整的機構。在晶片儲存器403(未示出)內，有晶片搬送器419，并組裝有使升降器421上下升降以取出所要的晶片420的機構。此外，在掩模儲存器405內，有掩模架422，并組裝有使升降器424上下升降以取出所要的晶片423的機構。
其次，用作為主要部分剖面構造圖的圖5A～圖5E說明制造工序的細節。首先，如圖5A所示，在已在襯底101上形成了被加工膜102的晶片上形成反射防止膜103和抗蝕劑膜104。在此，用多晶硅膜作被加工膜，用SiON膜作反射防止膜，但是并不限于此，也可以不使用多晶硅膜而使用鎢和多晶硅的疊層膜，不使用SiON膜而使用涂敷形成有機反射防止膜(BARC)等。作為抗蝕劑使用了丁烯異酸樹脂ArF抗蝕劑。其次，如圖5C所示，用通常的光刻方法在反射防止膜103上形成抗蝕劑圖形105。作為曝光裝置使用了ArF掃描器。然后，使在所要的柵極部分上具有開口的掩模106接近晶片，并向所要的柵極抗蝕劑圖形105照射電子束107。電子束的加速電壓，在此定為2.5kV。如果加速電壓是200V這樣小的值，則電子束僅僅在抗蝕劑的表面被俘獲，收縮和抗蝕劑硬化效果小。如果加速電壓變成為100kV這樣的過大值，則由于大部分的電子束將直接穿過而不會被抗蝕劑俘獲，因此效率將極度地降低。因此，作為加速電壓，最好是從500V到10kV。如果把重點放到照射效率上，則特別有效的是從1kV到5kV。這樣有選擇地照射電子束的結果，如圖5D所示，可以形成圖形細的柵極抗蝕劑圖形108，而其它部分的抗蝕劑圖形的尺寸可以保持原狀。柵極抗蝕劑圖形108，不僅是決定尺寸的橫向，縱向即膜厚方向也產生收縮，由于抗蝕劑密度增高并已被硬化，因此還成為刻蝕耐性高的抗蝕劑。因此，如圖5E所示，在對反射防止膜和被加工膜進行了刻蝕之后，在抗蝕劑膜厚薄的柵極圖形部分上殘留了抗蝕劑108’，因此可以刻蝕掩蔽充分地進行加工。另外，同圖的109表示刻蝕加工后的反射防止膜圖形，110表示加工后的被加工膜圖形，105’表示所要的柵極部分以外的抗蝕劑圖形。這樣，可以使用布局制約少的通常曝光形成僅僅使所要的柵極部分有選擇地變細的圖形，由于可以用電子束選擇照射這樣的工藝形成細線，因此可以使抗蝕劑圖形的曝光條件與線條和間隙密的圖形形成條件，例如環形照明或相干性小的照明條件一致。因此，具有可以使布線節距等緊密，集成度提高的效果。在設曝光波長為λ，透鏡的數值孔徑為NA時，可以使密的布線形成為圖形節距小于或等于0.7λ/NA，柵極寬度小于或等于0.2λ/NA的圖形。
其次，用從上面看到的圖形形成的狀況的圖6～圖9進行說明。
首先，如圖6所示，用通常的曝光方法形成含有布線部分的柵極抗蝕劑圖形51，使得一部分落入有源區50。這時，以適合于密的圖形形成的曝光、照明條件進行光刻。其次，如圖7所示，設置在所要的柵極部分具有開口52的掩模，并照射電子束，如圖8所示，使柵極抗蝕劑圖形53變細。然后，如圖9所示，進行加工，形成柵極53’和柵極電極布線51’，然后，形成導通孔電極23。通過該制造工序，可以制造這樣的半導體器件(1)具有細的柵極(2)因密且集成度高并且形成了所要布線寬度所以斷線等的成品率降低少(3)能保證與導通孔電極的對準寬裕量，從而電可靠性高、成品率高。
其次，用圖10說明在此使用的電子束照射裝置的概要。該電子束照射裝置包括電子束源201、電子束偏轉透鏡203、選擇孔徑204、電子束偏轉透鏡和準直透鏡206，晶片載置臺209和晶片載置臺驅動系統210。晶片207放置在晶片載置臺209上，并與該晶片接近地設置模板掩模208。從電子源201射出的電子束202，通過用電子束偏轉透鏡203使電子束轉向，并通過選擇孔徑204使之通過、截止。穿過選擇孔徑204后的電子束205，通過電子束偏轉透鏡和準直透鏡206垂直地入射到掩模208，穿過了掩模的開口的電子束，照射到晶片207。一邊逐步進給晶片載置臺，一邊進行該照射。或者，一邊用電子束偏轉透鏡和準直透鏡206進行掃描，一邊掃描并按步進給晶片載置臺來進行照射。由于兩種方法的掩模通常是以芯片單位或塊單位形成，因此掩模的制作簡單。即，在此是用4英寸大小的掩模208對300mm晶片進行照射。在本裝置中，由于沒有必要整體照射300mm這樣的大口徑晶片的整體，因此可以減輕電子束源或電子束透鏡系統的負擔，從而裝置結構簡便了。
圖11表示因電子束照射而產生的抗蝕劑圖形的收縮量，即，圖形的變細量。圖形因電子束照射而變細，但是對于劑量，具有飽和特性，因此充分具有控制性。此外，通過0.4mC/cm2的照射，抗蝕劑刻蝕耐性提高了約80％，因此因抗蝕劑收縮而產生的抗蝕劑膜厚的減少，在刻蝕方面已不成問題。另外，在此，雖然作為抗蝕劑使用的是甲基丙烯酸酯樹脂抗蝕劑，但是即便是環烯烴樹脂類抗蝕劑，酚醛樹脂類抗蝕劑，苯酚樹脂類抗蝕劑，本方法也是有效的。但是，丁烯異酸樹脂類抗蝕劑因電子束照射而產生的收縮量大，而且，可用少的劑量進行收縮，因此效果特別好。例如，丁烯異酸樹脂類抗蝕劑，與苯酚樹脂類抗蝕劑比，收縮量大5到10倍。
(實施方式2)在這里用作為裝置概要圖的圖12說明使用深紫外線的情況下的實施例。本裝置包括深紫外光源(DUV光源)301、透鏡303、掩模保持器306、掩模驅動系統309、晶片載置臺311、晶片載置臺驅動系統313，掩模保持器306和掩模驅動系統309之間用連桿308連接。同樣，晶片載置臺311和掩模驅動系統313之間也用連桿312連接。在晶片載置臺311上載置晶片305，此外，掩模305被吸附載置在掩模保持器306上。掩模306與晶片310接近地配置，掩模305和晶片310的位置，分別用驅動系統309、313控制，進行對準。從深紫外光源301發出的深紫外光302用透鏡303調整為平行光線304，垂直地照射到掩模306。在此，作為深紫外光使用的是波長222nm的準分子燈，但是，也可以使用波長172nm的準分子燈、波長254nm的水銀燈、波長248nm的KrF準分子燈等從深紫外到真空紫外的短波長的光。準分子燈，由于燈便宜而且是連續光，因此具有易于操作的特長。在經過詳細地探討后得知波長350nm這樣的紫外線，細線化或抗蝕劑硬化效果小，不適合于本方法。在把本裝置用做用于有選擇的抗蝕劑細線化的照射裝置時，與不使用本方法的情況相比，可使所要的柵極圖形縮小20％。另外，在本實施例中雖然說明的是掩模與晶片的直徑相同的整體轉印的方法，但是，也可以為在實施例1中所示的逐步方式。整體方式具有生產量高的優點，逐步方式具有容易進行對準和制作掩模的優點。本方法的優點在于裝置簡單，不需要做成真空系統。
(實施方式3)在此，用作為裝置概要圖的圖13說明不使用掩模的情況的實施例。本裝置的基本結構以在實施例1的圖10中所示的照射裝置為準。不同之處在于沒有掩模，而是組裝有成像透鏡系統211。在本裝置中，不經由掩模，而是通過成像透鏡系統211對所要的柵極部分直接照射電子束。本方法的優點在于沒有必要制作掩模，可以削減工時。另外，在實施例1的情況下，由于能至少以塊單位進行整體照射，故在進行大量生產時的生產量大。因此，實施例1適合于大量生產，實施例3則適合于開發工程或少量生產。
(實施方式4)本實施例基本上以實施方式3為準，但是是導入了尺寸反饋法以進一步確保高的尺寸精度的實施例。圖17表示本發明處理工序的流程圖。首先，在晶片上涂敷抗蝕劑251，進行通常的圖形曝光252。接著進行通常的顯影253，在晶片上形成抗蝕劑圖形。然后，向所要的部分照射電子束施行細線化254。在此，電子束的照射方法使用的是不經由掩模的直接照射方法，但是也可以是對每個經由掩模的區域進行照射的方法。然后，通過比細線化工序時更少地照射電子束，并且對其反射電子像進行監視，按照SEM的方法對所要的部位(柵極部分)的尺寸進行測量255。在該部位的尺寸處于預定值之內時，定為合格而流向下一工序。粗時，就再次進行用于細線化的電子束照射254，反復該循環直到收縮為所要的尺寸為止。根據本方法，與實施方式3的情況相比，可提高所要的進行細線化的部位的尺寸精度。由于在電子束照射裝置內該細線化用的電子束照射和用于尺寸檢查的電子束照射可以通用，因此效率高。
(實施方式5)在此，邊參看圖14和圖15邊說明系統LSI適用例。圖14是從上面觀察晶片時的概略外觀圖，90是晶片，91是邏輯部分，92是存儲器部分，93是I/O部分。邏輯部分、存儲器部分、I/O部分都已形成了柵極。其中以實施例2為準向邏輯部分91的柵極部分照射深紫外線。在此，并不是僅僅在柵極部分及其附近才設置開口，而是如圖15的94所示，用在邏輯部分具有開口的掩模對邏輯部分進行遠紫外線照射。該方法具有易于制作掩模，而且對準精度也可以充分寬松的優點。根據本方法，能以高的成品率使存儲器部分的柵極節距細的柵極群和細柵極的邏輯柵極部分共存。因此，能以高的成品率形成邏輯部分的動作速度快而且混載了集成度高的存儲器的系統LSI。
(實施方式6)在此，邊參看圖18到圖21邊說明第2系統LSI適用例。圖18是從上面觀察該LSI的各個功能部分的配置的圖，61是邏輯部分，62是SRAM存儲體部分，63是SRAM外圍電路部分。從圖19到圖21分別示出邏輯主要部分、SRAM存儲體主要部分、SRAM外圍電路部分的圖形布局，71、75、79是擴散層，72、76、80是柵極(包含柵極布線)，73、74、77、78、81、82是連接用孔。使用具有對該一連串的圖形群中的邏輯部分61、整個SRAM存儲體部分62和SRAM外圍電路部分63的一部分照射電子束的開口的掩模，進行柵極(布線)的圖形細線化。在此，SRAM外圍電路部分的電子束照射區域是用圖21中的83所示的開口部分。通過該細線化工序就可以制作極細的柵極。此外，即便是在圖21中的A所示的導通孔的配置的關系下，不能保證相對圖形鄰接間隔，而且也不能充分保證導通孔與柵極布線之間的對準寬裕量的密的柵極布線布局中，也可以制造具有極細的柵極的高性能系統LSI而不會發生導通故障或布線短路等故障。
圖22表示本選擇細線化法的應用例。布局上的柵極圖形80跨過擴散層79，此外，為了與柵極導通而設置導通孔82的柵極圖形部分，為了也獲得對準寬裕量而擴展開來。由于該并非直線的布局，實際的抗蝕劑圖形轉印像，如85所示，接觸區部分變成平緩地鼓起來的形狀。在擴散層79上的柵極，由于要求精度和微細性，因此柵極圖形可在大體上成直線狀的狀態下使用。因此，使從擴散層到接觸區部分的距離為L2來進行布局。該L2的距離為柵極圖形變形距離L1加上對準精度后的大小。通常距離為大于或等于150nm。細線化用曝光的照射部分，即細線化掩模的開口部分83雖然被設定為在該接觸區到擴散層之間都具有邊界，但是，由于L2大于或等于150nm，因此即便是考慮到抗蝕劑圖形和掩模之間的對準精度(通常為50nm)，也可以確保使擴散層79內的柵極進行細線化，而且不使接觸區部分進行細線化的充分的大小。
權利要求
1.一種半導體器件的制造方法，其特征在于具有在半導體襯底上形成線狀感光性覆膜圖形的步驟；對上述線狀感光性覆膜的一部分照射能量束使之變細的步驟；把經照射能量束而變細后的線狀感光性覆膜圖形轉印到上述半導體襯底的步驟。
2.根據權利要求1所述的半導體器件的制造方法，其特征在于上述能量束，經由具有設置在掩蔽區域上的透射部分的掩模，照射到上述線狀感光性覆膜圖形的一部分。
3.根據權利要求1所述的半導體器件的制造方法，其特征在于上述線狀感光性覆膜圖形，形成在反射防止膜上，上述反射防止膜形成在上述半導體襯底上。
4.根據權利要求1所述的半導體器件的制造方法，其特征在于在上述半導體襯底上形成有要成為柵極的導電膜，被照射上述能量束的上述線狀感光性覆膜圖形是柵極圖形，上述轉印的步驟包括上述導電膜的刻蝕。
5.根據權利要求1所述的半導體器件的制造方法，其特征在于上述半導體襯底具有形成晶體管的多個有源區域和它們之間的絕緣膜，被照射上述能量束的區域包括形成了上述線狀感光性覆膜圖形的上述有源區域。
6.一種半導體器件的制造方法，其特征在于具有準備在導電膜上形成了抗蝕劑膜的半導體襯底的步驟；用在遮光區域中具有多個線狀開口部分、穿過鄰接的上述線狀開口部分的曝光光的相位彼此反轉的移相掩模，在上述抗蝕劑膜上轉印上述移相掩模的圖形，在上述半導體襯底上形成線狀抗蝕劑膜圖形的步驟；對上述線狀抗蝕劑膜圖形的一部分照射能量束，使之變細的步驟。
7.根據權利要求6所述的半導體器件的制造方法，其特征在于上述線狀抗蝕劑膜圖形的線條的節距，小于或等于0.7λ/NA，其中，λ是曝光光的波長，NA是曝光裝置的透鏡的數值孔徑。
8.根據權利要求6所述的半導體器件的制造方法，其特征在于經照射上述能量束而變細后的上述線狀抗蝕劑膜圖形的線條寬度，小于或等于0.2λ/NA，其中，λ是曝光光的波長，NA是曝光裝置的透鏡的數值孔徑。
9.根據權利要求6所述的半導體器件的制造方法，其特征在于上述半導體襯底具有形成晶體管的多個有源區域和它們之間的絕緣區域，被照射上述能量束的區域包括形成了上述線狀抗蝕劑膜圖形的上述有源區域。
10.根據權利要求6所述的半導體器件的制造方法，其特征在于照射了上述能量束后的上述線狀抗蝕劑膜圖形被轉印到上述導電膜。
11.根據權利要求6所述的半導體器件的制造方法，其特征在于上述導電膜含有多晶硅。
12.根據權利要求6所述的半導體器件的制造方法，其特征在于上述導電膜含有鎢。
13.根據權利要求6所述的半導體器件的制造方法，其特征在于被轉印了線狀圖形的上述導電膜，在未進行上述能量束照射的區域內設置有接觸部分。
14.一種半導體器件的制造方法，其特征在于具有在要形成存儲區和邏輯區的半導體襯底上形成柵極電極用的抗蝕劑圖形的步驟；對形成在上述邏輯區的上述抗蝕劑圖形的一部分照射能量束，使之比形成在上述存儲區的上述抗蝕劑圖形還細的步驟。
15.根據權利要求14所述的半導體器件的制造方法，其特征在于被照射了上述能量束的上述柵極電極用的抗蝕劑圖形的寬度，具有小于或等于光刻的分辨率界限的尺寸。
16.根據權利要求14所述的半導體器件的制造方法，其特征在于上述抗蝕劑圖形，形成在反射防止膜上，上述反射防止膜形成在上述半導體襯底上。
17.根據權利要求14所述的半導體器件的制造方法，其特征在于上述能量束是帶電粒子束。
18.根據權利要求14所述的半導體器件的制造方法，其特征在于上述能量束是波長小于或等于254nm的光。
19.根據權利要求14所述的半導體器件的制造方法，其特征在于上述能量束，經由具有設置在掩蔽區域上的透射部分的掩模，照射到上述抗蝕劑圖形的一部分。
20.根據權利要求19所述的半導體器件的制造方法，其特征在于上述掩模的尺寸，大小與上述半導體襯底大致相同。
全文摘要
本發明公開了一種半導體器件的制造方法。伴隨著半導體器件的高速化和高集成化的發展，同時要求形成微細的柵極圖形和微細而且高密度的圖形。在實現該要求的現有技術中，雖然有全面細線化法和移相器邊緣移相曝光法等，但是，前者會產生柵極電極布線也與柵極圖形同時變細、布線部分易于斷線、成品率低的問題。后者則由于移相器間的干涉和移相器配置的制約等關系而存在著會受到強的布局限制的問題。為了同時解決這些問題，本發明提供高集成而且具有極細的柵極電極的半導體器件的制造方法。在形成了抗蝕劑圖形后，向所要的部分照射DUV或電子束以使抗蝕劑有選擇地細線化。
文檔編號H01L27/11GK1591782SQ20041007092
公開日2005年3月9日 申請日期2004年7月13日 優先權日2003年8月29日
發明者田中稔彥 申請人:株式會社瑞薩科技