專利名稱：到柵極的自對準接觸的制作方法
技術領域：
本發明的實施例涉及電路器件和器件接觸的制造。
背景技術：
對襯底上的器件(例如晶體管、電阻器、電容器)，諸如半導體(例如硅)襯底上的電路器件的訪問和操作，是由到器件的接觸(contact)來提供的。例如在金屬氧化物半導體(MOS)晶體管半導體器件的制造或形成期間，確保柵極接觸不對有源區內的結區(junction region)(例如摻雜或源/漏區)電短路是重要的。結果，現有技術要求將柵極接觸放置得與有源區隔開一段距離，以避免對鄰近的源/漏極短路。例如，因為柵極如此窄小，以至于有源區中接觸掩模的微小的失準(mis-alignment)都可能導致使柵極接觸對源/漏極短路，所以將存儲器單元(例如，靜態隨機訪問存儲器(SRAM)或閃存)的多晶硅柵極接觸形成在場區(field region)上。
需要一種技術，用于在存儲器單元有源區之上制作到多晶硅柵極層的接觸，而無需限制對源-漏區的接近程度。
圖1是襯底的俯視圖，示出了形成在有源區上的存儲器單元的柵極接觸；圖2是從圖1的“a”透視的襯底的橫截面正視圖，示出了使用定時接觸刻蝕的自對準柵極接觸；圖3示出了在形成后續孔以將初始孔穿過保形刻蝕停止層延伸到柵極之后的圖2的結構；圖4示出了形成柵極插塞和柵極接觸之后的圖3的結構；圖5是襯底的橫截面正視圖，示出了使用兩層電介質的自對準柵極接觸；圖6示出了在形成第二柵極接觸孔以將柵極接觸孔延伸到柵極之后的圖5的結構；圖7是襯底的橫截面正視圖，示出了通過加入電介質刻蝕停止層而形成的自對準柵極接觸；圖8示出了在形成了穿過第二刻蝕停止層到保形刻蝕停止層的后續柵極接觸孔之后的圖7的結構；圖9示出了在形成第三柵極接觸孔以將柵極接觸孔延伸到柵極之后的圖8的結構；圖10是襯底的橫截面正視圖，示出了通過將柵極層上的電介質或刻蝕停止層部分平面化而形成的自對準柵極接觸；圖11示出了在部分平面化的電介質層上形成了不同的第二電介質層，并形成了穿過所述不同的第二電介質層到所述部分平面化的電介質層的第一柵極接觸孔之后的圖10的結構；圖12示出了在形成第二柵極接觸孔以將柵極接觸孔延伸到柵極之后的圖11的結構；圖13示出了形成了到導電硅化物層的柵極插塞和柵極接觸之后的圖3的結構。
具體實施例方式
下文描述了半導體器件的集成電路(IC)柵極接觸的制造和集成。例如，實施例指明了使用與用于結接觸的掩模不同的掩模，在邏輯或存儲器(例如，靜態隨機訪問存儲器(SRAM)或閃存)、單元有源區或區域中形成多晶硅柵極層接觸孔，以形成至少深至柵極層，但未深至結層的孔。
在此處所指定的描述中，可互換地使用了術語“多晶”、“多晶硅”和“復晶硅”。另外，此處可互換地使用了術語“柵極”、“柵極區”、“柵極層”和“柵電極”。類似地，此處可互換地使用了術語“源極”、“漏極”、“源/漏極”、“結”和“摻雜區”。同樣，此處可互換地使用了術語“源極接觸”、“漏極接觸”、“源/漏極接觸”、“結接觸”和“摻雜區接觸”。最后，此處可互換地使用了術語“有源區”和“有源區域”。
實施例考慮了一種技術，該技術允許將到多晶硅柵極層的接觸被放置在有源區域內，以使失準的接觸不會對附近的結或源/漏區短路。例如，圖1是襯底的俯視圖，示出了形成在有源區上的存儲器單元(例如SRAM、閃存或其它存儲器單元)的柵極接觸。如圖1所示，存儲器單元100包括周圍場區102、結區(也叫做“源/漏區”或“摻雜區”)104、柵極區(106和110)和另一結區108。柵極區或“柵極”(例如諸如復晶硅的柵電極)被布置在106處的有源區上，延伸到110處的場區的一部分當中。有源區(也叫做“有源區域”或“有源區”)由結區104、柵極區的中心部分106和結區108所示出的中心部分組成。場區(也叫做“場區域”和“非有源區”)由周圍場區102和柵極區110組成。一般而言，用各種其它層來覆蓋或涂覆柵極區或柵極106和結區104、108。例如，可以用硅化物、刻蝕停止層和/或由包括二氧化硅(SiO2)、磷硅玻璃(PSG，摻雜了磷的SiO2)、氮化硅(Si3N4)和碳化硅(SiC)的材料制成的平面化了的層間電介質(ILD)來覆蓋柵極區和結區。從而，可以通過制造一個這樣的孔來形成有源區柵極接觸孔130，即所述的孔穿過覆蓋柵極或在柵極上的層，并向下延伸到柵極106，或者延伸到包覆柵極106的導電硅化物層(例如，如圖13中的1307所示)。根據實施例，柵極導電硅化物層材料包括硅化鈦(TiSi2)、硅化鈷(CoSi2)和硅化鎳(NiSi)。然后，可以用諸如金屬的導電材料來填充孔130，以形成到柵極106的接觸或連接(例如，圖13中所示的導電層1307)。
此外，根據實施例，可以制作對柵極106的接觸孔130，使得即便失準(例如，如圖1所示，向結區108失準)，接觸也不會對結區104或108短路。這些不對結區短路的失準接觸孔和接觸在此被稱為“自對準”(self-aligning)接觸。一種技術要求通過兩個分開或不同的掩模操作形成自對準接觸用于源/漏極或結接觸孔的一個操作，以及用于有源區中自對準柵極接觸孔的第二操作。用來形成結接觸孔的不同或分開的掩模操作可以在用來形成多晶硅柵極接觸孔的掩模操作之前和/或之后進行。此外，可以使用各種提供自對準接觸的技術和/或系統來形成自對準柵極接觸孔。
例如，實施例認識到柵極覆于具有結區的襯底之上，從而柵極上的ILD比襯底或結區上的ILD薄。結果，可以預測，與刻蝕或去除ILD材料以形成結區孔所花的較長的一段時間相比，刻蝕或去除襯底或ILD以形成柵極孔將花較短的一段時間。因此，通過使用單獨的刻蝕/掩模操作以到達有源區中的柵極，并通過將用于柵極接觸的刻蝕時間段選擇在所述的較短和較長的一段時間之間，就可以制作出這樣的孔，即如果失準，則所述的孔的深度足以達到柵極，但不足以碰到結區或區域。換言之，可以直接在柵極上形成柵極接觸，而不會對附近的源/漏極或結短路。從而，參照圖1，不同或分開的掩模的使用提供了對襯底去除或刻蝕的足夠的控制，以產生至少深至柵極層106但未深至結層104、108的接觸孔130。
更具體而言，例如，可以在合適的IC、半導體、MOS器件的制造期間，用分開的掩模來形成定時刻蝕的有源區柵極接觸孔。圖2是從圖1的“a”透視的襯底的橫截面正視圖，示出了使用定時接觸刻蝕的自對準柵極接觸。如圖2所示，晶體管器件200包括半導體層203，根據本技術領域的實踐，半導體層203可以包含不同的材料或層。例如，在此所形成的半導體層203可以包括其上具有阱區(well region)的硅襯底下層。在此所形成的半導體層203具有源/漏極或結區204、柵極206(例如多晶硅柵極)和另一源/漏區或結區208。
晶體管200還包括保形(conformal)刻蝕停止層224，如圖所示，刻蝕停止層224形成在結區204和208以及柵極206上。還考慮了在柵極邊緣具有和不具有電介質肩區(shoulder region)209和/或可以形成在柵電極206和結區204、208中一個或全部兩個的一部分之中或之上的諸如硅化鈦(TiSi2)之類的硅化物的實施例。刻蝕停止層224可以用來保護柵極206和結區204、208。形成或沉積于刻蝕停止層224上的是電介質層226(例如平面化了的層間電介質(ILD))。有幾種材料適合用于電介質層226和/或刻蝕停止層224，如SiO2、PSG、Si3N4和SiC以及其它各種適合制作出自對準特征的材料。圖2還示出了穿過電介質層226延伸到保形刻蝕停止層224的接觸孔230(例如第一或初始接觸孔)。通過例如光刻和刻蝕工藝來形成接觸孔230，在所述工藝中，電介質層226上的掩模暴露出用于接觸孔230的區域，并且通過用適合于化學去除(刻蝕)電介質層226的化學物質刻蝕電介質層226而形成接觸孔230。在一個實施例中，電介質層226和刻蝕停止層224是這樣選擇的材料，使得它們可以被選擇性地刻蝕(例如，可以選擇刻蝕電介質層226而不刻蝕停止層224或比刻蝕停止層224的速度快得多的速度刻蝕化學物質)。
圖3示出了在形成后續孔以將初始孔穿過保形刻蝕停止層延伸到柵極之后的圖2的結構。在圖3中，可以形成將初始孔230穿過保形刻蝕停止層224延伸到柵極206的后續孔或第二孔232。可以使用各種技術和/或系統來將初始孔230和后續孔232形成在晶體管器件有源區或區域(104、106和108)中。例如，可以通過使用對電介質層226比對保形刻蝕停止層224具有更高選擇性的刻蝕化學物質(例如，可以選擇刻蝕電介質層226而不刻蝕停止層224或以比刻蝕停止層224的速度快得多的速度刻蝕化學物質)刻蝕出到保形刻蝕停止層224的孔，來形成初始孔230。另外，可以通過以刻蝕穿過柵極區206上的保形刻蝕停止層224所需的時間和刻蝕穿過刻蝕停止層224而到達結區204、208所需的時間之間的一段時間進行刻蝕(例如定時刻蝕)，來形成到柵極206的后續孔232。
因此，例如，可以通過定時氧化物刻蝕來形成接觸孔230，所述定時氧化物刻蝕會向下穿過平面化了的SiO2的ILD層226到達多晶硅柵極層上的Si3N4刻蝕停止層224，但不會向下遠至源/漏區204、208。隨后的Si3N4定時接觸刻蝕會突破到柵極206，但不會穿過源/漏區204、208，所述定時接觸刻蝕持續的時間長得足以向下到達多晶硅柵極區206的頂部，但不足以長得到達源/漏區204、208。
實施例還考慮了在結區204和208和/或柵極206上沒有刻蝕停止層(例如沒有224)的晶體管器件200。從而，可以通過以刻蝕穿過柵極區上的電介質層226到柵極206所需的時間和刻蝕穿過電介質層226到結區204、208所需的時間之間的一段時間進行刻蝕，來形成到柵極206的類似于圖3中230和232的孔。
圖4示出了形成柵極插塞(gate plug)和柵極接觸之后的圖3的結構。同樣，圖13示出了形成了到包覆柵極的導電硅化物層的柵極插塞和柵極接觸之后的圖3的結構。如圖4所示，可以用導電材料，例如金屬或其它合適的材料來填充所產生的柵極接觸孔，并平面化以形成柵極插塞260。如上文對于圖1的柵極接觸孔130所說明的，可以形成深至柵極(例如，如圖4中的206所示)或深至包覆柵極的導電硅化物層(例如，如圖13中的1307所示)的柵極接觸孔。柵極插塞260則隨后可被覆蓋以相同或不同的導體、金屬或其它合適的材料，以充當柵極接觸262。
另外，然后可以用導電材料(例如，與用于柵極接觸260的材料相同或不同的材料)來填充單獨形成的源/漏極接觸孔，并平面化以形成源/漏極插塞270。與上文所描述的柵極接觸孔130一樣，可以形成深至源/漏極204/208或深至包覆源/漏極的導電硅化物層(例如，如圖13中的1305所示)的源/漏極接觸孔。根據實施例，源/漏極導電硅化物層材料包括TiSi2、CoSi2和NiSi。另外，與上文對于106所描述的柵極接觸一樣，可以形成接觸或連接到源/漏極204/208，或者接觸或連接到包覆源/漏極的導電硅化物層(例如，如圖13中的1305所示)的源/漏極接觸。從而，插塞270可以如圖4所示形成到源/漏極204/208的接觸，或者如圖13中的1305所示形成到包覆源/漏極的導電硅化物層的接觸。然后，可以用相同或不同的導體或金屬來覆蓋源/漏極插塞270，以形成源/漏極接觸272。本發明還考慮了在柵極和/或源/漏極孔中同時或以任何順序分開地沉積導電材料；以及同時或以任何順序分開地形成柵極和/或源/漏極接觸。
此外，所描述的技術考慮了各種金屬化(metallization)技術，所述技術包括例如，沉積鎢(W)并平面化以形成插塞，然后沉積鋁(Al)以形成接觸；和/或諸如更大刻蝕之類的嵌入(Damascene)處理，以在更小更深的初始接觸孔周圍形成更大更淺的孔，然后用銅(Cu)填充所述的兩個孔并平面化，以形成柵極和/或源/漏極插塞和接觸。
根據其它實施例，在IC、半導體、存儲器單元和其它各種合適的器件的制造期間，可以使用分開的掩模來形成兩層電介質有源區柵極接觸孔。圖5是襯底的橫截面正視圖，示出了使用兩層電介質的自對準柵極接觸。如圖5所示，在本例中，晶體管器件300由具有結區304和結區308的半導體層303組成。還存在有柵極306和厚度為大約0.05微米數量級的保形刻蝕停止層324。如圖5所示，實施例考慮了形成在刻蝕停止層324上的兩個電介質層336、338，它們由具有不同刻蝕速率的兩類電介質(例如兩種金屬-多晶硅ILD)制成。第一電介質層336可以被形成為具有與刻蝕停止層324的一部分在同一平面上的表面。例如，起初可以在有源區(見圖1的104、106和108)中的晶體管器件300上以及其它需要的區域中，將第一電介質層336沉積或形成為保形電介質層(例如，見圖10的524和525)。在起初被沉積或形成之后，就可以將保形第一電介質層平面化(例如，通過機械或化學機械拋光)，以暴露出保形刻蝕停止層324。在將第一電介質層336平面化之后，在晶體管器件上形成不同的第二電介質層338。
如圖5所示，形成穿過第二電介質層338到第一電介質層336的第一柵極接觸孔340。可以使用各種技術和/或系統在有源區中形成初始孔340。例如，可以通過使用具有對第二電介質層338比對第一電介質層336和刻蝕停止層342有更高的選擇性的刻蝕化學物質將所述的孔刻蝕到第一電介質層，來形成第一柵極接觸孔340。
有幾種材料適合用于第一電介質層336、不同的第二電介質層338和刻蝕停止層324，如SiO2、PSG、Si3N4和SiC以及其它各種可以提供用于制作出自對準特征的接觸刻蝕選擇性(例如，不同的刻蝕速率)的材料。例如，包含SiO2的第二電介質層338和包含Si3N4或SiC的第一電介質層336會提供高的刻蝕選擇性，并使失準的多晶硅接觸對附近的源/漏區短路的可能性最小。類似地，第二/頂部電介質層338可以包含磷硅玻璃(PSG，摻雜了磷的SiO2)，而第一/底部電介質層336包含未摻雜的SiO2。
圖6示出了在形成第二柵極接觸孔以將柵極接觸孔延伸到柵極之后的圖5的結構。如圖6所示，形成第一接觸孔340之后，可以形成第二柵極接觸孔342，以將柵極接觸孔延伸到柵極306。可以使用各種技術和/或系統在有源區中形成后續的柵極接觸孔342。例如，可以通過刻蝕出穿過保形刻蝕停止層324到柵極306的孔來形成柵極接觸孔342。
從而，可以通過以刻蝕穿過柵極區上的保形刻蝕停止層324(例如，并達到柵極306)所需的時間和刻蝕穿過第一電介質層336和/或刻蝕停止層324并達到結區304、308所需的時間之間的一段時間進行刻蝕(定時刻蝕)，來形成第二柵極接觸孔342。如上文所描述并在圖4中所示的，然后可以使用所產生的柵極接觸孔(例如340和342)，與形成源/漏極插塞和/或接觸相比，同時或以任何順序分開地形成柵極插塞和/或接觸。
此外，根據其它實施例，在IC、半導體、存儲器單元和其它各種合適的器件的制造期間，可以使用單獨的掩模來形成電介質刻蝕停止層有源區柵極接觸孔。圖7是襯底的橫截面正視圖，示出了通過加入電介質刻蝕停止層而形成的自對準柵極接觸。如圖7所示，晶體管器件400由具有結區404和結區408的半導體層403組成。還存在有柵極406和保形刻蝕停止層424。諸如金屬-多晶硅層間電介質(ILD)的第一電介質層436形成在刻蝕停止層424上。同樣，如圖7所示，實施例考慮了形成在電介質層436上，并且形成在柵極層406上方或之上的刻蝕停止層424的一部分上的第二刻蝕停止層450。第二刻蝕停止層450可以是薄層(例如0.05微米厚)、平面層和/或可在相對于保形刻蝕停止層424過刻蝕了第一電介質層436之后形成。在刻蝕停止層450上，實施例考慮了諸如金屬-多晶硅層間電介質(ILD)的第二電介質層438，第二電介質層438可以是與第一電介質層436相同或不同的材料。
為形成第一電介質層436，起初在器件的有源區域上的刻蝕停止層424上，將電介質沉積為保形電介質層(例如，見圖10的524和525)。在起初被沉積或形成之后，就隨后將保形第一電介質層436平面化或過刻蝕，以暴露出保形刻蝕停止層424。在將第一電介質層436平面化或過刻蝕之后，將第二刻蝕停止層450形成在平面化了的第一電介質層436上并與其相接觸，并與柵極406上的保形刻蝕停止層424的若干部分相接觸。然后可以將第二刻蝕停止層450平面化。實施例考慮了形成在器件的有源區域上的第二刻蝕停止層450上的第二電介質層438。雖然第二電介質層438可以是與第一電介質層436相同或不同的材料，但是它是與第二刻蝕停止層450不同的材料。另外，第二刻蝕停止層450可以是與保形刻蝕停止層424相同或不同的材料。
有幾種材料適合用于第一刻蝕停止層424、第一電介質層436、第二刻蝕停止層450和/或第二電介質層438，諸如SiO2、PSG、Si3N4和SiC以及其它各種可以提供接觸刻蝕選擇性以制作出自對準特征的電介質。例如，第一(底部)電介質層436和第二(頂部)電介質層438可以都包含諸如SiC和SiO2的金屬-多晶硅ILD，而保形電介質刻蝕停止層424和第二(平面)電介質刻蝕停止層450(沉積在ILD層之間)都包含Si3N4。還可以在由SiO2制成的底部436和頂部438 ILD層之間沉積諸如Si3N4或SiC之類的薄刻蝕停止層450，以使失準的柵極接觸向下刻蝕至源/漏區并造成短路的可能性最小。
根據實施例，可以使用各種技術和/或系統在有源區中形成到柵極406的初始和后續孔。例如，如圖7所示，可以形成穿過第二電介質層438到第二刻蝕停止層450的第一或初始柵極接觸孔440。此處，可以通過使用例如具有對第二電介質層438比對第二刻蝕停止層450有更高的選擇性的刻蝕化學物質將孔刻蝕到第二刻蝕停止層450，來形成第一柵極接觸孔440。圖8示出了在形成了穿過第二刻蝕停止層到保形刻蝕停止層的后續柵極接觸孔之后的圖7的結構。圖8示出了可以被形成為穿過第二刻蝕停止層450到刻蝕停止層424的第二或后續柵極接觸孔442。例如，可以使用具有對第二刻蝕停止層450比對刻蝕停止層424和第一電介質層436有更高選擇性的刻蝕化學物質將孔刻蝕到刻蝕停止層424，來形成后續柵極接觸孔442。圖9示出了在形成第三柵極接觸孔以將柵極接觸孔延伸到柵極之后的圖8的結構。如圖9所示，可以形成第三柵極接觸孔444，以將柵極接觸孔延伸到柵極406。例如，可以通過以刻蝕穿過柵極區上的保形刻蝕停止層424所需的時間和刻蝕穿過第一電介質層436和/或保形刻蝕停止層424并達到結區404、408所需的時間之間的一段時間進行刻蝕，來形成第三柵極接觸孔444。
此外，實施例考慮了在同一刻蝕期間形成第二接觸孔442和第三接觸孔444以將柵極接觸孔延伸到柵極406。例如，可以使用具有對第二刻蝕停止層450和刻蝕停止層424比對第一電介質層有更高的選擇性(例如，第二刻蝕停止層450和刻蝕停止層424都是同一材料，如Si3N4)的刻蝕化學物質來完成刻蝕，以形成穿過第二刻蝕停止層450和刻蝕停止層424到柵極406的孔。在此例子中，可以通過以刻蝕穿過柵極區上的刻蝕停止層450并穿過刻蝕停止層424所需的時間和刻蝕穿過第二刻蝕停止層450并穿過第一電介質層436和/或刻蝕停止層424并達到結區404、408所需的時間之間的一段時間進行刻蝕，來形成第二柵極接觸孔442和第三柵極接觸孔444。如上文所描述和例如圖4所示的，然后可以使用所產生的柵極接觸孔(例如440、442和444)，與形成源/漏極插塞和/或接觸相比，同時或以任何順序分開地形成柵極插塞和/或接觸。
此外，根據另外的實施例，在IC、半導體、存儲器單元和其它各種合適的有源器件的制造期間，可以使用單獨的掩模來形成部分平面化的電介質有源區柵極接觸孔。圖10是襯底的橫截面正視圖，示出了通過將柵極層上的電介質或刻蝕停止層部分地平面化而形成的自對準柵極接觸。如圖10所示，晶體管器件500由具有結區504和結區508的半導體層503組成。還存在有柵極506。在柵極和結區上，實施例包括厚的(例如大約0.1微米的數量級)保形第一電介質(例如，ILD電介質或刻蝕停止層)524，第一電介質524在柵極506上的一部分525已被部分地平面化，或者被刻蝕掉了。使用各種技術和/或系統在有源區中形成部分平面化的電介質層524。例如，起初可以在有源區(104、106和108)以及晶體管500的其它區域中，將電介質層524沉積或形成為厚的保形電介質層(例如524和525)。厚的保形電介質層(例如524和525)包括在結區的一部分上的高度，即高度“Y”，其小于柵極的高度，即高度“Z”。在起初被形成之后，就可以將電介質層524部分地平面化或刻蝕(例如，去除部分525)，以制造保形刻蝕停止層。
圖11示出了在部分平面化的電介質層上形成了不同的第二電介質層，并形成了穿過所述不同的第二電介質層到所述部分平面化的電介質層的第一柵極接觸孔之后的圖10的結構。如圖11所示，實施例包括部分平面化的電介質層524，該電介質層524包括在柵極的一部分上的不同的第二高度，即高度“X”(例如大約0.03微米的數量級)，其小于在結區的一部分上的高度，即高度“Y”(例如大約0.1微米的數量級)。在將第一電介質層524部分地平面化之后，在晶體管器件上的單元有源區域上形成不同的第二電介質層526。另外，如圖11所示，形成穿過第二電介質層526到第一電介質層524的第一柵極接觸孔540。使用各種技術和/或系統在有源區域中形成初始孔540。例如，可以通過使用具有對不同的第二電介質層526比對第一電介質層524有更高的選擇性的刻蝕化學物質將孔刻蝕到第一電介質層，來形成第一柵極接觸孔540。
圖12示出了在形成第二柵極接觸孔以將柵極接觸孔延伸到柵極之后的圖11的結構。如圖12所示，在形成第一接觸孔540之后，形成第二柵極接觸孔550以將柵極接觸孔延伸到柵極506。可以使用各種技術和/或系統在有源區中形成后續孔550。例如，可以通過刻蝕以形成穿過部分平面化的電介質層524到柵極506的孔，來形成第二柵極接觸孔550。此外，為了形成第二柵極接觸孔550，可以以刻蝕穿過柵極上不同的第二高度，即高度“X”所需的時間和刻蝕穿過第一高度，即高度“Y”到結區所需的時間之間的一段時間進行刻蝕(定時刻蝕)。此外，通過使用被部分地去除了的電介質或刻蝕停止層524，使得高度“X”比高度“Y”小得多或明顯要小(例如，相差10倍)，可以提高效率。
有幾種材料適合用于第一電介質或刻蝕停止層524，和/或不同的第二電介質層526，如SiO2、PSG、Si3N4和SiC以及其它各種可以提供用于制作出自對準特征的接觸刻蝕選擇性的材料。例如，第二電介質層526包含SiO2，并且部分平面化的第一電介質層524包含Si3N4或SiC將會提供高的刻蝕選擇性，并防止失準的多晶硅接觸對附近的源/漏區短路。類似地，可以使用PSG的第二/頂部電介質層526和未摻雜的SiO2的部分平面化電介質層524。此外，實施例還考慮了在柵極和結區上具有諸如424通常的保形刻蝕停止層，同時還有形成在通常的刻蝕停止424上并由與通常的刻蝕停止424不同的電介質材料制成的保形部分平面化區524。如上文所描述和圖4所示的，然后可以使用所產生的柵極接觸孔(例如540和550)，與形成源/漏極插塞和/或接觸相比，同時或以任何順序分開地形成柵極插塞和/或接觸。
根據上文所描述的技術和/或系統，可以在柵控(gated)的器件(例如晶體管)的有源區(例如單元區域)上形成柵極接觸。在有源區內形成柵極接觸的一個優點是可以實現到柵極層的接觸而無需對有源區域的空間限制。從而，例如，可以在有源柵極區上繪制多晶硅接觸，得到更小的半導體電路布局，如SRAM存儲器單元。結果，在可以如此處所述設置接觸孔的IC、半導體、MOS存儲器單元、SRAM、閃存和其它各種存儲器單元的制造期間，可以將單元繪制得更小和/或單元中的“金屬1(metal1)”尺寸可以放寬。
這樣，已經描述了在有源區上通過使用不同或分開的掩模以提供對襯底去除或刻蝕的足夠控制而得到的多晶硅柵極接觸孔，來產生至少深至柵極層但未深至結層的接觸孔。
雖然已經描述了本發明的各種實施例，但是本領域技術人員將會認識到，本發明潛在的實施例并不限于所描述的這些實施例，而是可以在所附權利要求的精神和范圍內，通過修改和替換來實施。從而，應將這些描述看成是示例性的而非限制性的。
權利要求
1.一種方法，包括形成有源區；在所述有源區內形成柵控器件；以及在所述有源區中形成到所述柵控器件的柵極的接觸。
2.如權利要求1所述的方法，其中，在形成所述的到柵極的接觸之前，所述方法還包括在所述有源區中的所述柵控器件上形成電介質層；使用第一掩模來形成穿過所述電介質層到所述柵控器件的結區的接觸孔；以及使用不同的第二掩模來形成穿過所述電介質層到所述柵控器件的柵極的接觸孔。
3.如權利要求2所述的方法，其中，所述的形成穿過電介質層的接觸孔包括以刻蝕穿過所述柵極區上的所述電介質層所需的時間和刻蝕穿過所述電介質層并達到所述結區所需的時間之間的一段時間進行刻蝕。
4.如權利要求2所述的方法，其中，在所述柵控器件上形成所述電介質層之前，在所述柵控器件的所述結區和所述柵極上形成保形刻蝕停止層。
5.如權利要求4所述的方法，其中，所述的形成穿過電介質層的孔還包括形成穿過所述電介質層到所述保形刻蝕停止層的初始孔；形成穿過所述保形刻蝕停止層到所述柵極的后續孔；并且其中，形成所述后續孔包括以刻蝕穿過所述柵極區上的所述保形刻蝕停止層所需的時間和刻蝕穿過所述保形刻蝕停止層并達到所述結區所需的時間之間的一段時間進行刻蝕。
6.如權利要求4所述的方法，其中，所述的在柵控器件上形成電介質層還包括在所述有源區中的所述柵控器件上形成保形第一電介質層；將所述第一保形電介質層平面化，以在所述柵極的一部分上暴露出所述保形刻蝕停止層；在所述有源區中的所述柵控器件上形成不同的第二電介質層；并且其中，所述的形成穿過電介質層并達到柵極的接觸孔還包括使用具有對所述第二電介質層比對所述第一電介質層和刻蝕停止層有更高的選擇性的刻蝕化學物質，刻蝕出到所述不同的第二電介質層的初始柵極接觸孔；以及刻蝕出穿過所述刻蝕停止層到所述柵極的后續柵極接觸孔。
7.如權利要求6所述的方法，其中，所述的刻蝕出后續柵極接觸孔包括以刻蝕穿過所述柵極區上的所述刻蝕停止層所需的時間和刻蝕穿過所述刻蝕停止層并達到所述結區所需的時間之間的一段時間進行刻蝕。
8.如權利要求4所述的方法，其中，所述的在柵控器件上形成電介質層還包括在所述有源區中的所述柵控器件上形成第一保形電介質層；將所述第一保形電介質層平面化，以在所述柵極的一部分上暴露出所述保形刻蝕停止層；在所述第一電介質層和所述保形刻蝕停止層上形成第二刻蝕停止層；在所述第二刻蝕停止層上形成第二電介質層；并且其中，所述的形成穿過電介質層并達到柵極的接觸孔還包括刻蝕出到所述第二刻蝕停止層的初始柵極接觸孔；以及刻蝕出到所述柵極的后續柵極接觸孔。
9.如權利要求8所述的方法，其中，所述的刻蝕出后續柵極接觸孔包括以刻蝕穿過所述柵極區上的所述保形刻蝕停止層所需的時間和刻蝕穿過所述第二保形刻蝕停止層、穿過所述保形刻蝕停止層、以及穿過所述第一電介質層并達到所述結區所需的時間之間的一段時間進行刻蝕。
10.如權利要求8所述的方法，其中，所述的刻蝕出后續柵極接觸孔包括使用具有對所述第二刻蝕停止層有良好選擇性的刻蝕化學物質進行刻蝕，以形成穿過所述第二刻蝕停止層到所述保形刻蝕停止層的孔；以及使用具有對所述保形刻蝕停止層比對所述第一電介質層有更高的選擇性的刻蝕化學物質進行刻蝕，以形成穿過所述保形刻蝕停止層到所述柵極的孔。
11.如權利要求2所述的方法，其中，所述的在柵控器件上形成電介質層還包括在所述有源區中的所述柵控器件上形成第一保形電介質層，該電介質層在所述結區的一部分上所具有的第一高度小于所述柵極的高度；將所述第一保形電介質向下刻蝕以在所述柵極的一部分上形成不同的第二高度，其中所述不同的第二高度遠小于所述第一高度；在所述有源區中的所述柵控器件上形成不同的第二電介質層；并且其中，所述的形成穿過電介質層并達到柵極的接觸孔還包括形成穿過所述不同的第二電介質層到所述第一電介質層的初始孔；以及形成穿過所述第一電介質層到所述柵極的后續孔。
12.如權利要求11所述的方法，其中，所述的形成后續孔包括以刻蝕穿過所述柵極上的所述不同的第二高度所需的時間和刻蝕穿過所述第一高度到所述結區所需的時間之間的一段時間進行刻蝕。
13.如權利要求11所述的方法，其中，所述的刻蝕出初始孔包括使用具有對所述不同的第二電介質層比對所述第一電介質層有更高的選擇性的化學物質來進行刻蝕。
14.一種器件，包括有源區；所述有源區內的柵控器件；和所述有源區中到所述柵控器件的柵極的接觸。
15.如權利要求14所述的器件，其中，所述柵控器件包括至少一個靜態隨機訪問存儲器單元。
16.如權利要求14所述的器件，其中，所述接觸是第一接觸，并且所述有源區還包括所述柵控器件上的電介質層；和穿過所述電介質層到所述柵控器件的結區的第二接觸。
17.如權利要求16所述的器件，其中，所述電介質層包括從SiO2、PSG、Si3N4和SiC所組成的組中選擇的材料。
18.如權利要求16所述的器件，其中，所述的柵控器件上的電介質層還包括在所述柵控器件的柵極和所述結區上的保形刻蝕停止層。
19.如權利要求18所述的器件，其中，所述保形刻蝕停止層包括從SiO2、PSG、Si3N4和SiC所組成的組中選擇的材料。
20.如權利要求18所述的器件，其中，所述第二接觸包括穿過所述電介質層到所述保形刻蝕停止層的第三接觸；和穿過所述保形刻蝕停止層到所述柵極的第四接觸。
21.如權利要求18所述的器件，其中，所述的柵控器件上的電介質層還包括所述柵控器件的有源區中的平面化的第一電介質層，在所述柵極的一部分上暴露出所述保形刻蝕停止層；所述有源區中的所述柵控器件上的不同的第二電介質層；并且其中，所述的穿過電介質層并達到柵極的第二接觸還包括使用具有對所述第二電介質層比對所述第一電介質層和刻蝕停止層有更高的選擇性的刻蝕化學物質所形成的到所述不同的第二電介質層的第三柵極接觸；和穿過所述刻蝕停止層到所述柵極的第四柵極接觸。
22.如權利要求18所述的器件，其中，所述的柵控器件上的電介質層還包括所述柵控器件的有源區中的平面化的第一電介質層，用于在所述柵極的一部分上暴露出所述保形刻蝕停止層；所述第一電介質層和所述保形刻蝕停止層上的第二刻蝕停止層；所述第二刻蝕停止層上的第二電介質層；并且其中，所述的穿過電介質層并達到柵極的第二接觸還包括到所述第二刻蝕停止層的第三柵極接觸；和到所述柵極的第四柵極接觸。
23.如權利要求16所述的器件，其中，所述的柵控器件上的電介質層還包括所述有源區中的所述柵控器件上的第一部分平面化保形電介質層，該電介質層在所述結區的一部分上所具有的第一高度小于所述柵極的高度，并在所述柵極的一部分上具有遠小于所述第一高度的不同的第二高度；所述有源區中的所述柵控器件上的不同的第二電介質層；并且其中，所述的穿過電介質層并達到柵極的第二接觸還包括穿過所述不同的第二電介質層到所述第一電介質層的第三接觸；穿過所述第一電介質層到所述柵極的第四接觸。
24.一種方法，包括形成有源區；在所述有源區內形成晶體管器件；在所述有源區內的所述晶體管器件上形成電介質層；使用第一掩模來形成穿過所述電介質層到所述晶體管器件的結區的接觸孔；以及使用不同的第二掩模來形成穿過所述電介質層到所述有源區中的所述晶體管器件上的柵極的接觸孔。
25.如權利要求24所述的方法，其中，在所述晶體管器件上形成所述電介質層之前，在所述晶體管器件的所述結區和所述柵極上形成保形刻蝕停止層。
26.如權利要求25所述的方法，其中，所述的形成穿過電介質層的孔還包括形成穿過所述電介質層到所述保形刻蝕停止層的初始孔；形成穿過所述保形刻蝕停止層到所述柵極的后續孔；并且其中，形成所述后續孔包括以刻蝕穿過所述柵極區上的所述保形刻蝕停止層所需的時間和刻蝕穿過所述保形刻蝕停止層并達到所述結區所需的時間之間的一段時間進行刻蝕。
全文摘要
本發明描述了涉及使用分開的掩模在有源區上形成多晶硅柵極接觸孔以提供對電介質去除的足夠控制，來產生至少深至柵極層但未深至結層的接觸孔的方法、裝置和系統。實施例包括通過定時接觸刻蝕、通過兩層電介質、通過加入電介質刻蝕停止層以及通過部分地將柵極層上的電介質或刻蝕停止層平面化來實現的自對準多晶硅接觸。從而，即使失準，柵極接觸孔的深度也足以到達有源區柵極，但不足以到達結區。結果，通過使用分開的掩模以及通過選擇刻蝕到有源柵極的一段時間，可以在IC、半導體、MOS存儲器單元、SRAM、閃存和其它各種存儲器單元的制造期間形成柵極接觸孔。
文檔編號H01L21/768GK1541411SQ03800505
公開日2004年10月27日 申請日期2003年8月21日 優先權日2002年8月22日
發明者馬克·博爾, 馬克 博爾 申請人:英特爾公司