專利名稱：改進位元線和位元線接觸短路的結構與方法
技術領域：
本發明是有關于一種半導體制程的改良，特別有關于改進位元線和位元線接觸短路的結構與方法。
背景技術：
以下利用圖1所示的位元線的上視示意圖說明習知技術的背景，其中110和110’分別代表第一位元線接觸(contact to bitline)窗和第二位元線接觸窗，100及100’分別代表第一位元線及第二位元線，A則表示位元線接觸與鄰近位元線的距離。目前的半導體制程技術，如圖1的俯視圖所示，由于位元線接觸窗110本身的形狀以及尺寸，與相鄰近的位元線100’相當接近，極易在制程中產生位元線接觸窗與金屬線過于接近導致的短路現象。
此外，由于位元線接觸窗多半是以自我對準接觸窗(self-alignedcontact)制程形成，而呈上寬下窄的形狀，且由于這樣的構造，在半導體裝置的設計準則(design rule)越來越精細的前提下，位元線接觸窗的上寬部分，容易因制程控制等因素，而與鄰近的位元線接觸，造成短路現象，大幅影響半導體裝置的良率。
發明內容
為了解決上述問題，本發明的目的在于提供一種改進位元線和位元線接觸短路的方法。
本發明的另一目的在于提供包含金屬線接觸窗可降低金屬線間接處短路的金屬線結構。
為達上述目的，本發明借由在位元線接觸窗中以介電材料形成側壁絕緣層進而縮小位元線接觸窗110的尺寸，也就是如圖1所示，借由側壁絕緣層的厚度d，使位元線之間距離A增為A’，可增加位元線接觸與位元線之間的緩沖距離，避免因為制程控制的不當導致不對準(misalignment)而能提高半導體制程良率，并能保持位元線接觸的阻值。
因此，本發明提供一種改進位元線和位元線接觸短路的方法，其步驟包括提供一形成有介電層的半導體基板，并貫通介電層以形成一位元線接觸窗。接著，形成一第一導電層，填入部分該位元線接觸窗，于該第一導電層上的該位元線接觸窗側壁形成一側壁絕緣層。其后，在該位元線接觸窗側壁絕緣層所包圍的區域中，形成一第二導電層于該第一導電層上，形成表面絕緣層于該第二導電層表面。此表面絕緣層和位元線重迭的部分將會在之后形成位元線時被移除。并借由未被移除的表面絕緣層及側壁絕緣層做為和鄰近的位元線的絕緣作用，并增加位元線接觸與位元線之間的緩沖距離，避免因為制程控制的不當導致不對準(misalignment)而造成位元線間接觸短路的現象。
此外本發明又提出一種包含金屬線接觸窗可降低金屬線間接處短路的金屬線結構，其特征是包含一包含介電層的半導體基板、一金屬線接觸窗，貫通該介電層、一第一導電層于該金屬線接觸窗中，且其表面低于該介電層、一側壁絕緣層，是在該金屬線接觸窗中，位于該第一導電層上的該接觸窗側壁、一第二導電層設置在該金屬線接觸窗中的第一導電層上、一表面絕緣層設于該第二導電層表面、至少兩相鄰且互相平行的金屬線，其中至少一金屬線設于該金屬接觸窗之上。
依本發明的金屬線結構，其可在包含金屬線及金屬線接觸窗的內金屬聯機結構中，借由本發明的金屬接觸窗中的側壁絕緣層和未被移除的表面絕緣層做絕緣功用，避免和相鄰的金屬線接觸短路，并增加曝光的重迭緩沖距離(overlay window)。
圖1是顯示習知位元線的俯視圖。
圖2A至圖2H是顯示根據本發明的實施例的防止位元線之間短路的方法的制程剖面圖。
圖3是顯示根據本發明的防止位元線之間短路的方法所形成的位元線接觸窗的俯視圖。
符號說明110～第一位元線接觸窗110’～第二位元線接觸窗100～第一位元線100’～第二位元線200～半導體基板210～介電層220～第一介電層230～第二介電層240～位元線接觸窗250～第一導電層251～絕緣層251’～側壁絕緣層260～覆蓋導電層260’～第二導電層270～表面絕緣層
270’～側壁保護層具體實施方式
為使本發明的上述目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下如圖2A至圖2H所示，其繪示本發明的實施例的改進位元線和位元線接觸短路的方法的制程剖面圖。在本實施例的敘述中，基板一詞是包括半導體晶圓上已形成的組件，例如閘極等。
首先，如圖2A所示，提供一半導體基板200，并于其上形成一介電層210，此介電層210可以是硼磷硅玻璃(BPSG)、氮化物、氧化物、氮氧化物，四乙氧基硅烷(TEOS)或是其堆棧結構，此介電層較佳的結構為依序形成一第一介電層220以及一第二介電層230。其第一介電層220是由硼磷硅玻璃(BPSG)所構成，第二介電層230是由四乙氧基硅烷(TEOS)所構成。上述第一介電層220的較佳厚度為1500～5000埃之間，而第二介電層230的較佳厚度是4000～6000埃。硼磷硅玻璃(BPSG)可借由在SiH4、PH3、B2H6的環境下，使用常壓化學氣相沉積法(APCVD)形成，然后利用化學機械研磨法或熱回流將之平坦化以得到硼磷硅玻璃層。四乙氧基硅烷(TEOS)可借由化學氣相沉積法形成。
接著，以一般習知半導體制程常用的曝光顯影以及蝕刻步驟定義并貫通介電層以形成位元線接觸窗240，如圖2B所示，通常在此位置的底部兩側形成有閘極，并利用氧化物和氮化物蝕刻的選擇比不同，進行自我對準蝕刻，因此上述位元線接觸窗的形狀，呈現上寬下窄狀。其后，如圖2C所示，以一導電材料填入位元線接觸窗，上述導電材料在本實施例是使用多晶硅，但其它例如鎢金屬亦適用。上述第一導電層的形成可使用適當的含硅原料沉積，較佳者可利用低壓化學氣相沉積法(LPCVD)以硅烷做原料在530～650℃之間沉積而成。接著，回蝕刻以形成第一導電層250，并使其高度低于介電層的表面。在本實施例中，回蝕刻的距離大約是使該第一導電層250低于介電層210的表面2000～3500埃。
接下來，以低壓化學氣相沉積(LPCVD)或電漿強化化學氣相沉積(PECVD)在350～850℃下順應性的沉積一絕緣層251，覆蓋上述第二介電層230、位元線接觸窗240的側壁及第一導電層250的表面。上述絕緣層251可為介電材料例如氧化硅、氮化硅或四乙氧基硅烷(TEOS)，其較佳厚度范圍為30～400埃，本實施例是以形成厚度150埃的絕緣層為例。待沉積完畢后，以非等向性蝕刻，例如使用SF6、CF4、CHF3、C2F6當作蝕刻源，以反應性離子蝕刻程序進行蝕刻，僅保留位于上述位元線接觸窗側壁上的絕緣層作為側壁絕緣層251’，如圖2D所示。
然后，如圖2E所示，坦覆性的沉積一導電材料填入于該位元線接觸窗以形成覆蓋導電層260于第一導電層250上，上述導電材料在可使用多晶硅，但其它例如鎢金屬亦適用，其可利用低壓化學氣相沉積法(LPCVD)以硅烷做原料在530～650℃之間沉積而成。其后，如圖2F所示，以化學機械研磨法(CMP)研磨覆蓋導電層260，移除介電層上的覆蓋導電層260，以形成表面和介電層等高且位于位接觸窗中的第二導電層260’。
接下來，如圖2G所示，熱氧化該第二導電層260’，例如是使用爐管或是快速加熱氧化制程(RTO)，通入氧氣在700～1200℃的溫度下，以形成一層200～1000埃的表面絕緣層270，其可以是氧化硅或是氧化鎢。如圖2H所示，此表面絕緣層270和位元線100重迭的部分將會在之后形成位元線100時被移除。如此在位接觸窗頂端的側壁上，其側壁絕緣層是和表面絕緣層緊密的結合以形成側壁保護層270’，使能夠充分地達到本發明的目的，也就是作為位元線和位元線接觸窗間的絕緣作用，以增加位元線之間的緩沖距離，而能防止短路的發生。
此時，以圖3所示的俯視圖來看，位元線接觸的大小由12縮減為12’，因而改變了圖1所示的距離A，增加為A’，其優點在于能夠提高位元線接觸窗制程中進行曝光的重迭緩沖距離(0verlay window)，進而改善習知技術中位元線接觸形成制程中因緩沖距離微小易造成的重迭或不對準的問題，進而防止位元線之間短路，提高半導體制程良率，再者，根據本發明的改進位元線和位元線接觸短路的方法，位元線接觸底部的關鍵尺寸(critical dimension)的結構能夠維持，而不會有位元線接觸組件性能降低的缺點。
如圖2H所示，其顯示本發明的包含金屬線接觸窗可降低金屬線間接處短路的金屬線結構，包含一包含介電層210的半導體基板200、一金屬線接觸窗240，貫通該介電層210、一第一導電層250于該金屬線接觸窗中，且其表面低于該介電層210、一側壁絕緣層251’，是在該金屬線接觸窗中，位于該第一導電層250上的該接觸窗側壁、一第二導電層260’設置在該金屬線接觸窗中的第一導電層250上、一表面絕緣層270’設于該第二導電層表面、至少兩相鄰且互相平行的金屬線(100和100’)，其中至少一金屬線100設于該金屬接觸窗之上。
依本發明的金屬線結構，其可在包含金屬線及金屬線接觸窗之內金屬聯機結構中，借由本發明的金屬接觸窗中的側壁絕緣層和未被移除的表面絕緣層做絕緣功用，避免和相鄰的金屬線接觸短路，并增加曝光的重迭緩沖距離(overlay window)。
權利要求
1.一種改進位元線和位元線接觸短路的方法，其步驟包括提供一形成有一介電層的半導體基板；貫通該介電層以形成一位元線接觸窗；形成一第一導電層，填入部分該位元線接觸窗；于該第一導電層上的該位元線接觸窗側壁形成一側壁絕緣層；在該位元線接觸窗側壁絕緣層所包圍的區域中，形成一第二導電層于該第一導電層上；及形成表面絕緣層于該第二導電層表面。
2.根據權利要求1所述的改進位元線和位元線接觸短路的方法，其中該介電層為硼磷硅玻璃(BPSG)，四乙基氧硅烷(TEOS)或是其組合。
3.根據權利要求1所述的改進位元線和位元線接觸短路的方法，其中該第一導電層和第二導電層為多晶硅或鎢金屬。
4.根據權利要求1所述的改進位元線和位元線接觸短路的方法，其中該側壁絕緣層為氧化硅、氮化硅或四乙基氧硅烷。
5.根據權利要求1所述的改進位元線和位元線接觸短路的方法，其中形成該側壁絕緣層的方法為先形成一絕緣層于沿著該介電層，位元線接觸窗的側壁及該第一導電層的表面，之后移除位于該介電層以及該第一導電層表面的絕緣層。
6.根據權利要求1所述的改進位元線和位元線接觸短路的方法，其中形成該表面絕緣層的方法是熱氧化法且該表面絕緣層是為二氧化硅或是氧化鎢。
7.一種改進位元線和位元線接觸短路的方法，其步驟包括提供一形成有一介電層的半導體基板；貫通該介電層以形成一位元線接觸窗；以一導電材料填入于該位元線接觸窗以形成一第一導電層；移除該第一導電層，使其表面低于該介電層；順應性的沉積一絕緣層；非等向性蝕刻該絕緣層而形成側壁絕緣層于該位元線接觸窗的側壁；形成第二導電層于該介電層上，且填入該位元線接觸窗；移除位于該介電層上的該第二導電層；以及熱氧化該第二導電層使其產生表面絕緣層。
8.根據權利要求7所述的改進位元線和位元線接觸短路的方法，其中該介電層為硼磷硅玻璃(BPSG)，四乙基氧硅烷(TEOS)或是其組合。
9.根據權利要求7所述的改進位元線和位元線接觸短路的方法，其中該第一導電層和第二導電層為多晶硅或鎢金屬。
10.根據權利要求7所述的改進位元線和位元線接觸短路的方法，其中移除該第一導電層或第二導電層的方法是一蝕刻法。
11.根據權利要求7所述的改進位元線和位元線接觸短路的方法，其中移除該第二導電層的方法是一化學機械研磨法(CMP)。
12.根據權利要求7所述的改進位元線和位元線接觸短路的方法，其中形成該絕緣層的方法是一化學氣相沉積法(CVD)。
13.根據權利要求7所述的改進位元線和位元線接觸短路的方法，其中該絕緣層或該側壁絕緣層為氧化硅、氮化硅或四乙基氧硅烷。
14.根據權利要求7所述的改進位元線和位元線接觸短路的方法，其中移除位于該介電層以及該第一導電層表面的絕緣層而形成側壁絕緣層的方法是一非等向蝕刻法。
15.根據權利要求7所述的改進位元線和位元線接觸短路的方法，其中該側壁絕緣層為氧化硅、氮化硅或四乙基氧硅烷。
16.根據權利要求7所述的改進位元線和位元線接觸短路的方法，其中該表面絕緣層是為二氧化硅或是氧化鎢。
17.根據權利要求7所述的改進位元線和位元線接觸短路的方法，其中該表面絕緣層是為二氧化硅或是氧化鎢。
18.一種改進位元線和位元線接觸短路的結構，其特征在于所述結構包括一包括一介電層的半導體基板；一金屬線接觸窗，貫通該介電層；一第一導電層于該金屬線接觸窗中，且其表面低于該介電層；一側壁絕緣層，是在該金屬線接觸窗中，位于該第一導電層上的該接觸窗側壁；一第二導電層設置在該金屬線接觸窗中的第一導電層上；一表面絕緣層設于該第二導電層表面；至少兩相鄰且互相平行的金屬線，其中至少一金屬線設于該金屬接觸窗之上，且借由該表面絕緣層避免與相鄰的金屬線接觸短路。
19.根據權利要求18所述的改進位元線和位元線接觸短路的結構，其中該金屬接觸窗的直徑較金屬線線寬為大。
20.根據權利要求18所述的改進位元線和位元線接觸短路的結構，其中該介電層為硼磷硅玻璃(BPSG)，四乙基氧硅烷(TEOS)或是其組合。
21.根據權利要求18所述的改進位元線和位元線接觸短路的結構，其中貫通該介電層的方法，是一微影定義法及其之后的蝕刻法。
22.根據權利要求18所述的改進位元線和位元線接觸短路的結構，其中該第一導電層和第二導電層為多晶硅或鎢金屬。
23.根據權利要求18所述的改進位元線和位元線接觸短路的結構，其中該側壁絕緣層為氧化硅、氮化硅或四乙基氧硅烷。
24.根據權利要求18所述的改進位元線和位元線接觸短路的結構，其中形成該表面絕緣層的方法是熱氧化法且該表面絕緣層是為二氧化硅或是氧化鎢。
25.根據權利要求18所述的改進位元線和位元線接觸短路的結構，其中該線間絕緣層為表面絕緣層和側壁絕緣層的組合。
26.根據權利要求18所述的改進位元線和位元線接觸短路的結構，其中該金屬線是為多晶硅或鎢金屬所形成。
全文摘要
一種改進位元線和位元線接觸短路的方法及包含金屬線接觸窗可降低金屬線間接處短路的金屬線結構，其步驟包括在有一介電層的半導體基板，貫通介電層以形成位元線接觸窗，以導電材料填入位元線接觸窗以形成第一導電層。移除該第一導電層，使其表面低于介電層，并順應性的沉積一絕緣層。接著，非等向性蝕刻絕緣層而形成側壁絕緣層于該位元線接觸窗的側壁。形成第二導電層于介電層上，且填入位接觸窗。移除位于介電層上的第二導電層及熱氧化第二導電層使其產生表面絕緣層。其借由表面絕緣層及側壁絕緣層和鄰近的位元線做為絕緣作用，以增加位元線接觸與位元線之間的緩沖距離，避免因為制程控制的不當導致不對準而造成位元線間接觸短路的現象。
文檔編號H01L21/3205GK1549328SQ0313655
公開日2004年11月24日 申請日期2003年5月23日 優先權日2003年5月23日
發明者王建中, 吳國堅 申請人:南亞科技股份有限公司