專利名稱：單電子三值存儲器的制作方法
技術領域：
本實用新型屬于單電子多值存儲器件，特別是涉及一種利用多隧穿結結構的庫侖阻塞效應設計的具有三個穩定存儲狀態的單電子多值存儲器。
由此可見，不能僅僅依賴工藝的微細化來解決傳統產業所面臨的問題，所以在一個存儲單元中存入多個比特的多值存儲技術將顯得越來越重要。因為傳統的CMOS只有兩個狀態開和關，所以基于CMOS的傳統存儲器單元進行多值存儲時受到多方面限制。考慮到未來新型計算機的發展將以分子電子學、量子力學和生物技術為基礎，所以多值存儲器無疑是一種具有廣闊發展前景的存儲器件。
本實用新型的目的是這樣實現的本實用新型所提供的基于庫侖阻塞原理設計的單電子三值存儲器，包括一個絕緣的基片，在其上設置一導電材料層；并在導電材料層中刻蝕制備出兩個多遂穿結結構、一個單電子晶體管和一個單元存儲結；其特征在于所述的兩個多隧穿結的一端通過多隧穿結引線連接在一起作為寫電壓的輸入端，每個隧穿結的另一端則連接一個存儲結；兩個存儲結之間單元存儲結設置一單元存儲，并以電容耦合的方式連接在一起；所述的單電子晶體管設置在存儲結的末端旁，單電子晶體管的量子點通過電容耦合的方式與單元存儲結連接在一起。
所述的單電子晶體管包括四個部分源極、漏極、與源漏極弱耦合的量子點和用來控制量子點中靜電化學勢能的柵極；其中的量子點可以是利用側柵耗盡納米線形成，納米線寬度小于200納米，長度小于1微米，側柵距納米線小于200納米；也可以通過刻蝕導電材料層直接形成一個或多個直徑小于50納米的量子點，或者是利用掃描探針技術直接操縱單個原子形成；使用的材料可以是硅，GaAs和金屬等。
所述的多隧穿結結構是由一根納米線長度小于一個微米，寬度小于200納米，側柵距納米線小于200納米，或者可以通過刻蝕直接形成一個或多個直徑小于50納米的量子點，或者是利用掃描探針技術直接操縱單個原子形成；材料可以是硅，GaAs和金屬等。
所述的導電材料層包括摻雜成n型或p型的硅、δ摻雜的GaAs；其導電材料層厚度小于500納米。
所述的兩個存儲結的面積均為100平方納米到1平方毫米；其存儲結形狀不限，制備材料可以使用摻雜后的單晶硅或多晶硅，金屬等。
所述的每一個多隧穿結納米線的長度均小于1微米；連接兩個多隧穿結的引線為“U”形。
所述的單元存儲結的面積小于100平方微米。
所述的絕緣基片包括SiO2、在半絕緣的GaAs襯底及其上利用分子束外延(MBE)或金屬氧化物化學氣相沉積(MOCVD)等方法生長的緩沖層；SOI的襯底硅及其上的氧化埋層部分。
本發明的以庫侖阻塞原理設計的單電子三值存儲器的制備方法，包括如下步驟1)選取絕緣基片，采用常規半導體工藝在絕緣基片上制備出一個導電材料層；2)在導電材料層中利用常規電子束光刻法和刻蝕法制備兩個多隧穿結結構、一個單電子晶體管結構和一個單元存儲結；其中的量子點可以是利用側柵耗盡納米線形成，納米線寬度小于200納米，長度小于1微米，側柵距納米線小于200納米；也可以通過刻蝕導電材料層直接形成一個或多個直徑小于50納米的量子點，或者是利用掃描探針技術直接操縱單個原子形成；使用的材料可以是硅，GaAs和金屬等；3)采用常規半導體技術對器件進行封裝，就完成了本發明的單電子存儲器的制備。
本發明的優點是可以實現多值存儲，實現低功耗下的信息超高密度存儲；利用側柵耗盡納米線形成多隧穿結結構，結構簡單，制備方便，可以有效控制宏觀隧穿效應，增強信息的保存時間；器件工作只需要控制很少的電子就可以實現，因此具有散熱量小和工作頻率高的特點。
總之，本發明的單電子多值存儲器較傳統存儲器具有以下優點1)結構簡單，3)工作頻率高，4)存儲密度大，5)功耗低，6)散熱量小，7)制備工藝簡單。
然后，再利用電子束光刻法和干法刻蝕技術在導電材料層2中一次刻蝕出以下結構(如
圖1所示)第一側柵4、第二側柵6，柵長均為200納米，兩個柵耗盡的納米線長為200納米，寬為100納米，側柵距相應納米線距離為60納米，這樣側柵耗盡相應的納米線形成了第一多隧穿結3、第二多隧穿結5；單電子晶體管8中形成MTJ結構的納米線寬為70納米，長為150納米，側柵長為150納米；“U”形的多隧穿結引線10，長度為3微米，線寬為500納米，該多隧穿結引線10的一端位于基片一側，另二端分別連接第一多隧穿結3、第二多隧穿結5。第一存儲結12和第二存儲結13長寬相同，均為800納米，寬為500納米；單元存儲結9，長為900納米，寬為400納米，距第一存儲結12和第二存儲結13的距離都為100納米；單電子晶體管(SET)8的多隧穿結7平行于基片的另一邊設置，其外側設置單電子晶體管8的側柵14；其內側設置單電子晶體管8的與單元存儲結9；多隧穿結7與單元存儲結9之間的距離為60納米。最后對器件進行常規半導體工藝封裝，就制備出了本發明的單電子三值存儲器。以上各部分在制備過程中采用的干法刻蝕的深度為70納米，即刻蝕了δ摻雜的GaAs層和部分緩沖層，對緩沖層的刻蝕深度沒有嚴格要求。
器件其它各部分的制備同實施例1。
器件其它各部分的制備同實施例1。
器件其它各部分的制備同實施例1。
本發明以庫侖阻塞原理設計的單電子三值存儲器的工作原理說明如下圖1是本發明三值存儲器的立體結構示意圖，圖2是其平面結構示意圖，由以上兩圖可知多隧穿結MTJ(multiple-tunnel junction)結構是本發明的基本組成結構。它的基本結構包括一串納米量級的庫侖島，這些庫侖島通過隧穿勢壘分開。本器件多隧穿結結構的形成是通過側柵耗盡高摻雜硅納米線或者是δ摻雜的GaAs納米線形成的，如圖4所示，形成量子點11，當這些量子點足夠小時，其充電能將會大于熱能，因此MTJ存在庫侖阻塞區域。第一多隧穿結3和第二多隧穿結5有相同的工作原理。以第一多隧穿結為例，利用第一側柵4耗盡納米線形成第一多隧穿結3，其兩端是第一存儲結12和“U”形的多隧穿結引線10，假定第一多隧穿結3的庫侖阻塞區域大小為2VC的，增大電壓V使得多隧穿結引線10的電子費米能級超出庫侖阻塞區域時，電子將會通過第一多隧穿結在多隧穿結引線10和第一存儲結12之間進行交換，第一存儲結中電子數目的變化引起其費米能級的變化，電子交換的結果是在多隧穿結引線10電壓為0時存儲結處在+VC或-VC這兩個穩定的存儲狀態。假設在V＝0時多隧穿結引線10電子的費米能級、第一存儲結的費米能級如圖5所示，第一多隧穿結初始電位為0。當多隧穿結引線電壓V＞VC時，電子將會由第一存儲結通過第一多隧穿結進入多隧穿結引線，假定多隧穿結引線電容足夠大，有限電子的變化不會引起多隧穿結引線10費米能級的改變；而第一存儲結的費米能級會因為電子數目的減少而降低，每減少一個電子，費米能級降低 ，其中C∑為多隧穿結引線的總電容，對應第一存儲結12的電壓升高 ，最終將會引起第一存儲結12中N個電子的逃離，此時第一存儲結的電位為 ，根據第一多隧穿結庫侖阻塞區域的大小可以得到NeCΣ=VC,]]>所以通過第一多隧穿結對第一存儲結的這個存儲過程需要的電子數目N為N=VCCΣe.]]>為了最大限度提升器件的存儲性能，通常希望N的值越小越好，理想狀態下N＝1，即第一多隧穿結庫侖阻塞區域的大小和第一存儲結總電容滿足關系VCC∑＝e，此時這個存儲系統的存儲過程只需要一個電子的受控移動就可以實現，圖6描述了第一存儲結達到電位VC這個穩定存儲狀態的存儲原理。同理，可以知道多隧穿結引線電壓V＜-VC時，第一存儲結中進入N=VCCΣe]]>個電子，處在電位為-VC的狀態，此過程用圖7來描述。本發明利用第二側柵6耗盡納米線形成的第二多隧穿結5也是同樣的工作方式。
在本發明的這種具有三個穩定存儲狀態的單電子存儲器件中，單元存儲結9以電容耦合的方式連接了一個單電子晶體管(SET)，這個單電子晶體管以也同樣有一個多隧穿結結構7，此處的單電子晶體管起到一個靜電計的作用，可以探測單元存儲結9中存儲的額外電子的數目，實現數據的讀取。SET多隧穿結7的兩側是這個單電子晶體管的源極和漏極，當施加在源漏的偏壓很小時，源漏之間的電流隨柵極電壓的變化進行庫侖振蕩，利用庫侖振蕩曲線可以判斷單元存儲結9中電子數目的變化，這是SET實現靜電計功能的一種工作方式，工作在此區間的SET可以實現高精度的電荷探測；單電子晶體管的另一種工作方式是將源漏極之間的電壓設的足夠大，此時源漏極之間的電流隨柵極電壓的變化在一定范圍內近似呈現線性關系，但是庫侖振蕩的周期不會改變，也就是說，隨著柵極電壓的變化，電子進出量子點的周期是不變的，因此可以探測單元存儲結中的額外電子的數目，實現數據的讀取。在本發明的這種單電子多值存儲器中靜電計的兩種工作方式都可以實現數據的讀取，考慮到工作時單元存儲結中額外電子數目變化的大小，可以采用靜電計的后一種工作方式，即源漏極的電壓很大，圖3是本發明存儲器單元的原理示意圖。單元存儲結中的電子數目隨VW的變化情況由圖8給出。圖中沒有描述在區間(VWS，-VC1)和(VC1，VWT)存儲結MN中電子數目的變化過程，這是因為這兩個過程中單元存儲結9中的電子數目要受器件的存儲歷史等若干因素影響，是一個復雜的動態過程，但這并不會影響器件三個穩定存儲狀態的獲得。
本發明存儲器器件工作有兩個必要條件(1)VC1和VC2的區別要足夠的明顯。判斷的依據是在數據的寫入過程中電壓源能夠通過掃描準確達到不同的存儲狀態，如果兩個區域的差太小以至于超出了寫入電壓源所能提供的電壓精度時，根本無法控制三個穩定狀態的寫入，數據的存儲也就無從談起。事實上，如果不考慮寫電壓源的精度，兩個多隧穿結的庫侖阻塞區域相同大的情形只存在概率上的可能，就現在的工藝水平來看，無論在制備過程中兩個隧穿結做的如何相似都不可能是完全相同的。為了降低對寫電壓的要求，即更利于數據的寫入，我們可以在MTJ的制備過程或工作過程中增大|VC1-VC2|的值，這樣的目的可以通過改變MTJ中量子點的位置和大小來實現。當然，并不一定需要精確控制MTJ中每一個量子點的位置和大小，只要改變它們的總電容即可。(2)三個穩定狀態對應的單元存儲結9中額外電子數目的不同可以利用靜電計判斷出來，即可以實現數據的讀取。目前利用靜電計可以探測出千分之一甚至萬分之一個基本電荷，由此可見這個條件對于器件的正常工作來講并不苛刻，此外調整C11、C12、C21、C22和MTJ中總電容的大小可以控制工作所需要的電子數。
權利要求1.一種單電子三值存儲器，包括一個絕緣的基片，在其上設置一導電材料層；并在導電材料層中刻蝕制備出兩個多遂穿結結構、一個單電子晶體管和一個單元存儲結；其特征在于所述的兩個多隧穿結的一端通過多隧穿結引線連接在一起作為寫電壓的輸入端，每個隧穿結的另一端則連接一個存儲結；兩個存儲結之間單元存儲結設置一單元存儲，并以電容耦合的方式連接在一起；所述的單電子晶體管設置在存儲結的末端旁，單電子晶體管的量子點通過電容耦合的方式與單元存儲結連接在一起。
2.按權利要求1所述的單電子三值存儲器，其特征在于所述的單電子晶體管包括四個部分源極、漏極、與源漏極弱耦合的量子點和用來控制量子點中靜電化學勢能的柵極；其中的量子點包括利用側柵耗盡納米線形成，納米線寬度小于200納米，長度小于1微米，側柵距納米線小于200納米；或通過刻蝕導電材料層直接形成一個或多個直徑小于50納米的量子點，或者是利用掃描探針技術直接操縱單個原子形成。
3.按權利要求1所述的單電子三值存儲器，其特征在于所述的多隧穿結結構是由一根納米線長度小于一個微米，寬度小于200納米，側柵距納米線小于200納米，或者通過刻蝕直接形成一個或多個直徑小于50納米的量子點，或者是利用掃描探針技術直接操縱單個原子形成；材料是硅，GaAs和金屬。
4.按權利要求1所述的單電子三值存儲器，其特征在于所述的導電材料層包括摻雜成n型或p型的硅、δ摻雜的GaAs；其導電材料層厚度小于500納米。
5.按權利要求1所述的單電子三值存儲器，其特征在于所述的兩個存儲結的面積均為100平方納米到1平方毫米；其存儲結形狀不限，制備材料使用摻雜后的單晶硅或多晶硅，金屬。
6.按權利要求1所述的單電子三值存儲器，其特征在于所述的每一個多隧穿結納米線的長度均小于1微米；連接兩個多隧穿結的引線為“U”或“Y”形。
7.按權利要求1所述的單電子三值存儲器，其特征在于所述的單元存儲結的面積小于100平方微米。
8.按權利要求1所述的單電子三值存儲器，其特征在于所述的絕緣基片包括SiO2、在半絕緣的GaAs襯底及其上利用分子束外延或金屬氧化物化學氣相沉積方法生長的緩沖層；SOI的襯底硅及其上的氧化埋層部分。
專利摘要本實用新型涉及一種具有多隧穿結結構的單電子三值存儲器。該存儲器有一個絕緣的基片，其上存在一導電材料層。導電材料層中有兩個多遂穿結結構、一個單電子晶體管和一個單元存儲結。兩個隧穿結的一端通過引線連接在一起作為寫電壓的輸入端，每個隧穿結的另一端則連接一個存儲結；單元存儲結處在兩個存儲結的中間電容耦合在一起；單電子晶體管具有源極、漏極、與源漏極弱耦合的量子點和用來控制量子點靜電化學勢能的柵極，其中的量子點通過電容耦合的方式與單元存儲結連接在一起。器件具有三個穩定的存儲狀態，并且只需要控制極少電子的運動就可以實現器件的正常工作，可以實現低功耗下的信息超高密度存儲。
文檔編號H01L27/00GK2606458SQ02285490
公開日2004年3月10日 申請日期2003年2月14日 優先權日2003年2月14日
發明者孫勁鵬, 王太宏 申請人:中國科學院物理研究所