專利名稱：表面貼裝式多晶片組合器件的制作方法
技術領域：
本實用新型涉及半導體組合器件，尤其是一種表面貼裝式多晶片組合器件。適用于各種電子線路。
背景技術：
表面貼裝技術(SMT)是當代電子整機制造業中采用最廣泛的先進主流技術，而表面貼裝技術的發展在很大程度上取決于表面貼裝元器件(SMD)的發展速度，就目前國內市場上該類器件而言，還存在著體積較大、集成度低、電路品種少的不足。

發明內容
本實用新型要解決的技術問題是提供一種在同樣的封裝體積內元器件的集成度更高，因而占據的面積更小，電路更多樣化，應用更靈活，焊接簡便、工效高、可靠性強、生產成本低的表面貼裝式多晶片組合器件。
本實用新型所采用的技術方案是表面貼裝式多晶片組合器件，具有四個金屬引出腳，其結構特點是組合器件由兩個二極管晶片和一個三極管晶片復合封裝而成，四個引出腳中有二個引出腳上分別貼裝有二極管晶片并引出二極管的一個極；另一個引出腳貼裝三極管晶片并引出三極管的一個極；最后一個引出腳通過金屬內引線與二個二極管的另一個極相連作為它們的共同極，三極管的另外二個極也通過金屬內引線分別與兩個貼有二極管晶片的引出腳相連。
本實用新型的引出腳I、IV分別作為二極管K1、K2的陰極N1、N2，同時又是三極管T的發射極E和基極B，引出腳III作為三極管的集電極C，引出腳II作為兩二極管K1、K2的共陽極并用金屬內引線相連，三極管的發射極E和基極B也用金屬內引線分別與引出腳I、IV相連。
本實用新型的有益效果是在同樣的封裝體積內元器件的集成度更高，即反過來說對于相同的單元電路，可成倍或幾倍地縮小封裝體積，從而減小印制線路板的面積。本產品還可簡化裝機操作、提高工效，電路可根據需要靈活設計，應用范圍廣泛，可靠性強，生產成本低。


圖1是本實用新型的外型圖。
圖2是本實用新型的電原理圖。
圖3是本實用新型的結構連接圖。
具體實施方式
如圖所示，本實施例封裝塊有四個金屬引出腳，封裝塊內有兩個二極管晶片(本例為兩個開關管K1、K2)和一個三極管晶片T。引出腳I上貼裝開關管晶片K1并作為該開關管的陰極N1，同時該引出腳還是三極管T的發射極E；引出腳IV上貼裝開關管晶片K2并作為該開關管的陰極N2，同時該引出腳還是三極管T的基極B；引出腳III上貼裝三極管晶片T并作為該三極管的集電極C；開關管K1、K2的陽極用金屬內引線相連后連接到引出腳II上；三極管晶片T的另外兩個極E和B也分別通過金屬內引線連接到引出腳I和IV上。
說明書附圖 圖1 圖2 圖權利要求1.一種表面貼裝式多晶片組合器件，具有四個金屬引出腳，其特征在于組合器件由兩個二極管晶片和一個三極管晶片復合封裝而成，四個引出腳中有二個引出腳上分別貼裝有二極管晶片(K1、K2)并引出二極管的一個極；另一個引出腳貼裝三極管晶片(T)并引出三極管的一個極；最后一個引出腳通過金屬內引線與二個二極管的另一個極相連作為它們的共同極，三極管的另外二個極也通過金屬內引線分別與兩個貼有二極管晶片的引出腳相連。
2.根據權利要求1所述的表面貼裝式多晶片組合器件，其特征在于引出腳(I、IV)分別作為二極管(K1、K2)的陰極(N1、N2)，同時又是三極管(T)的發射極(E)和基極(B)，引出腳(III)作為三極管的集電極(C)，引出腳(II)作為兩二極管(K1、K2)的共陽極并用金屬內引線相連，三極管的發射極(E)和基極(B)也用金屬內引線分別與引出腳(I、IV)相連。
專利摘要本實用新型涉及表面貼裝式多晶片組合器件。所要解決的技術問題是提供一種在同樣的封裝體積內元器件的集成度更高，電路更多樣化，應用更靈活，焊接簡便、工效高、可靠性強、生產成本低的表面貼裝式多晶片組合器件。解決該問題的技術方案是組合器件由兩個二極管晶片和一個三極管晶片復合封裝而成，四個引出腳中有二個引出腳上分別貼裝有二極管晶片并引出二極管的一個極；另一個引出腳貼裝三極管晶片并引出三極管的一個極；最后一個引出腳通過金屬內引線與二個二極管的另一個極相連作為它們的共同極，三極管的另外二個極也通過金屬內引線分別與兩個貼有二極管晶片的引出腳相連。本實用新型可用于各種電子線路。
文檔編號H01L25/07GK2545707SQ0223414
公開日2003年4月16日 申請日期2002年5月16日 優先權日2002年5月16日
發明者王建國 申請人:杭州百事特電子有限公司