專利名稱：減小便攜廉價耐用存儲器陣列中串音的器件和制作工藝的制作方法
技術領域：
本發明涉及存儲單元陣列領域。更具體地，本發明涉及用于減少交叉點存儲器陣列中存儲單元間串音的存儲器結構和制作工藝。
對于檔案存儲器，數據只需寫入到存儲器一次。該存儲器優選應具有短的存取時間，為毫秒量級，有適中的傳輸速率，如每秒一到二MB。該存儲器應優選有與廣泛的各種工業標準平臺和模塊接口的能力。
適合這種需求的應用包括一次寫交叉點存儲器件的使用。在交叉點存儲器陣列中，形成了存儲元件的矩陣，每一個包含一個熔絲或反熔絲和一個串聯連接的二極管。存儲元件由布置在導線間或電極間的多個半導體和鈍化層形成。
利用一次寫交叉點存儲器陣列在便攜設備中提供高密度檔案存儲器的一個應用描述在共同未決的美國專利申請序號09/875,356中有所說明，該專利于2001年6月5日提交，題為“一次寫存儲器”，這里提及該專利是用作參考。其中公開的存儲系統，稱為便攜便廉價耐用存儲器(PIRM)，為檔案存儲提供低成本高容量的一次寫存儲器。該結果部分地通過避免使用硅襯底、減小加工復雜度、降低表面密度實現。該存儲器系統包含一個存儲模塊，該存儲模塊形成于構建在塑料襯底上的集成電路層的疊層堆疊。每一層包含一個交叉點二極管存儲器陣列。存儲在該陣列中數據的讀出通過遠離存儲模塊的分離的集成電路執行。
由于PRIM存儲器相對便宜，用戶很可能會積聚大量有各種不同的存儲內容的PIRM模塊。能夠以簡單、相對便宜的工藝來制作和裝配存儲模塊非常重要，以便在增大信息存儲密度和簡化尋址、讀、寫功能的同時減小對精度的需求。
在層疊的高密度存儲模塊中，如上述的存儲模塊，相鄰存儲單元間電流泄漏或“串音”的可能性顯著地增加了。由于電流在存儲單元“開”和“關”狀態之間以及沿其它潛在的串音路徑的泄露，這個問題會導致錯誤率以及功耗無法忍受地增加。
在

圖1中，三個示意圖示出了漏電流的可能路徑，其中交叉點二極管由垂直的電極窄條形成，在這些窄條之間有非晶硅p-i-n層，并且反熔絲通過將本征非晶硅與一種具有擴散到半導體中以形成良好接觸的能力的金屬，一種“擴散性金屬”接口而形成。在圖1A中，示出了交叉點存儲器電極的一種柵格10。底部在X方向的電極窄條12-14垂直于在頂部Y方向電極窄條15-17。底部電極窄條12到14由導電材料，優選采用金屬制成，頂部電極窄條15-17由擴散性金屬，如銀制成。交替的正電壓+V和負電壓-V被作用到兩個方向的交替的電極窄條上，如圖示。
圖1B是中間底部X電極13沿X軸方向的截面視圖，在該電極13上作用有負電壓-V。頂部電極15作用有負電壓-V，電極16作用有正電壓+V，電極17作用有負電壓-V。二極管20-22是通過在電極13上淀積三個半導體p-i-n層23-25在電極15-17和電極13之間形成的。p+-摻雜層23淀積在本征i層24之上，該本征i層24又依次覆蓋在n+-摻雜層25上。反熔絲26-28通過鈍化層29形成，該鈍化層形成在二極管20-22之上并在頂部電極15-17之下。
p+-摻雜層是一種半導體材料，如用p-型摻雜物，如硼重摻雜的硅。同樣地，n+-摻雜層是一種半導體材料，如用n-型摻雜物，如磷重摻雜的硅。“+”號表明材料中已經重摻雜至少1％濃度。
位-到-位的串音發生在當一個尋址單元的反熔絲處于開路狀態(沒有處在導電連接)，而其相鄰的一反熔絲處于導電狀態時。一個漏電路徑是從導電的反熔絲到最近的相鄰二極管。如圖1B所示，當反熔絲26是導電的，一漏電流25從反熔絲26通過p+-層23流向相鄰的二極管21。由于p+-層通常很薄，約為20納米，通過p+-層的漏電流是微小的。
圖1C是中間頂部電極16沿Y軸方向的截面視圖，在該電極16上作用有正電壓+V。底部電極12作用有正電壓+V，電極13作用有負電壓-V，電極14作用有正電壓+V。由電極16和鈍化層29形成反熔絲31-33。由p-i-n層23-25和電極12-14形成二極管34-36。當反熔絲31是導電的，漏電流37能通過p+-層23流向相鄰二極管單元35。再次地，由于p+-層23很薄，漏電流37是微小的。然而，通過n+-層24從二極管34的電極14流向二極管35的電極13的漏電流38是大的，能成為一個重要的因素。n-型層通常較厚，比起p+-層有小很多的電阻。此外，電子遷移率比空穴遷移率大，所以通常n+-層漏電流比p+-層漏電流大。
漏電流會隨著存儲陣列的規模增大而增大。圖2示出了以評估漏電流(1.E-0X表示10-x安培)作為存儲陣列規模(1.E+0Y表示10+y存儲器的位數)函數的圖表。圖中的評估假設磷摻雜的非晶硅電阻率約為1千歐-厘米(KΩ-cm)，n+層的厚度為100納米，跨在電極間的電壓差為5伏，行寬等于行間隔。當存儲陣列規模超過1兆位時(10+6個存儲單元)，漏電流大于0.1毫安培(10-4安培)，這個電流對于一個存儲陣列是不可接受的。這個點表示在圖2點39處。目前，具有至少8兆字節(64兆位)存儲器的消費用部件還不常見。因而，漏電流是當前和將來存儲器陣列中一個主要的問題。
有其它專利試圖提出各種不同的方法以減小存儲器陣列中的漏電流。一種這樣的結構已在相關專利中說明，美國專利號4,698,900和5,008,722(Esquivel)，在該結構中一交叉點EPROM陣列帶有溝槽，以在相鄰隱埋的n+位線間提供改進的絕緣性和改進的漏電流特性。Esquivel制作工藝涉及在去除表層后在單晶體硅襯底中刻蝕出一個溝槽。復雜三端EPROM晶體管器件絕緣的取得有獨特需求，不易移植到其它技術中，如用于高密度、便攜、廉價的數據存儲器薄膜結構。
利用薄膜制作和二接線端二極管器件的交叉點存儲器陣列提出了更大的挑戰。如在這里使用的，薄膜制作意味著利用一層半導體層和相關的阻擋層和導電層，其厚度小于或等于幾微米，來制造存儲器陣列器件。這些薄膜器件包括在非常薄的襯底上，如玻璃薄片或塑料薄片，制作存儲單元，這里在襯底中制作絕緣溝槽是不可能的。在這樣的條件下，需要有新的制作方法和新的形式以減小串音問題，串音在更大的和更高密度的存儲器陣列中顯著增加。
因此，需要一種交叉點薄膜存儲器結構和制作工藝以減小在存儲單元間的漏電流或串音。這種結構需簡單并容易構造，最好在制作工藝中不需要額外的苛刻步驟或掩蔽。用于薄膜存儲單元的絕緣結構也需要用簡單、低花費制作以適應大面積加工和高密度存儲器構造。
在本發明的一個優選實施例中，一種交叉點存儲器陣列制作在一襯底上，并有多個存儲單元，每個存儲單元包含一個二極管和一個反熔絲。第一導電材料布置在襯底上隔離的不連續區域內以形成多個第一電極。第二導電材料布置在橫向于第一電極不連續區域的隔離的不連續區域中，它們同第一電極分離，以形成相對于第一電極有交叉點的多個第二電極。多個半導體層布置在第一和第二電極之間以在第一和第二電極的交叉點之間形成多個二極管。在第一電極和二極管間的鈍化層形成鄰近于第一和第二電極交叉點上的二極管的多個反熔絲。電極交叉點之間的部分二極管層被去掉，以形成多個存儲單元，在相鄰存儲單元間帶有多行溝槽，以提供阻擋以免相鄰存儲單元間的串音。
在另一個優選實施例中，一種用于制作交叉點存儲器陣列的工藝在襯底上有多個存儲單元，每個存儲單元包括一個二極管和一個反熔絲。第一導電材料淀積在襯底上以形成底部電極。多個半導體層相繼淀積在底部電極之上。部分第一導電材料和半導體層被去掉以形成沿第一方向延伸，并在相鄰的二極管間有溝槽延伸在第一方向上的二極管和底部電極的隔離的不連續區域，提供阻擋以免相鄰單元間的串音。一種鈍化材料沿著每一個二極管的不連續區域淀積在二極管之上和淀積在溝槽中，以基本上沿溝槽的輪廓。第二導電材料淀積在鈍化材料之上，形成多個沿第二方向延伸的頂部電極，該方向對底部電極延伸的第一方向為橫向，從而在頂部電極和底部電極的交叉點上提供多個存儲單元。
在另一個優選實施例中，一種用于制作交叉點存儲器陣列的工藝在襯底上有多個存儲單元，每個存儲單元包括一個二極管和一個反熔絲。第一導電材料淀積在襯底上以形成底部電極。一種鈍化材料淀積在第一導電材料之上。部分第一導電材料和鈍化材料被去掉以形成沿襯底第一方向延伸的窄條。多個半導體層相繼淀積在鈍化材料之上。第二導電材料淀積在多個半導體層上。部分第二導電材料和半導體層被去掉以形成存儲單元的分離窄條，其頂部電極沿橫向于底部電極第一方向的第二方向延伸，從而形成在相鄰存儲單元間沿第二方向延伸的溝槽，提供阻擋以免相鄰單元間的串音。
在另一個優選實施例中，提供了在一襯底上制作帶有多個存儲單元的交叉點存儲陣列的工藝，其中每一個存儲單元包含一個布置為鄰接于一線電極的二極管。該工藝包括在一個制作步驟中一起刻蝕出沿著每一個二極管和每一個線電極的第一方向延伸邊界，用來形成沿第一方向延伸的多行二極管和一個線電極。
本發明其它的方面和優點會隨著接下來的詳細描述顯現出來，描述會結合附圖和借助本發明的原理的實例。
圖3A-3D是側面示意圖，示出了按照本發明的一交叉點存儲器陣列的優選實施例的制作步驟；圖4是一示意圖，示出了圖3實施例的變化；以及圖5A、5B和圖6是側面示意圖，示出了按照本發明的存儲器陣列的另外的優選實施例替換結構和制作。
圖3A示出了部分制作好的存儲器陣列40，該陣列由覆蓋在底部電極層42上的三個二極管p-i-n層組成，底部電極層42依次又淀積在襯底41上。如前面提到的，n+-層44優選比p+-層46厚。本征層45淀積在n+-層和p+-層之間以實現p-i-n二極管。這里使用的詞“本征層”是指沒有有意摻雜的一層。典型的層厚度是p+-層20納米，n+-層100納米，本征層200納米。
如圖3B所示，該圖示出了一個存儲器陣列50，其中層44-46和電極層42已經形成圖案，優選地采用刻蝕，以去掉中間部分并留下隔開的二極管行54，溝槽52存在于固定在電極線55上的二極管行之間。如前面討論的，每一個二極管行54包含一個p-i-n二極管。刻蝕通過定義平行線、優選地采用光刻工藝或其它包括模壓和印刷的其它平版刻蝕工藝來完成。然后層和金屬薄膜被形成圖案。優選采用干刻蝕工藝。作為替代方案，平行線可用激光燒蝕技術形成。
在圖3C中，一鈍化層62被淀積在每一個二極管行54之上以提供反熔絲的阻擋部分，同時也淀積在溝槽52之上并按其中溝槽的形狀淀積。由于電流泄漏很可能通過側壁發生，溝槽的側壁和底部兩者都被鈍化層62覆蓋。這里所使用的“鈍化層”是指一層材料用來顯著降低表面電流泄漏。鈍化層可以由本征非晶硅、富含硅的氮化硅、SiC或其它這樣的材料制成。
如圖3C所示，一導電層64淀積在鈍化層62上，包括在X方向延伸到溝槽52中。導電層64可以是“擴散性金屬”，如前面所定義的，或者是任何其它的合適材料。導電層64和鈍化層62提供一個同每一個二極管54串聯連接的反熔絲。最后，在圖3D中，導電層64被形成圖案并在橫向于溝槽方向的一方向刻蝕，以定義不連續的存儲單元66和在Y方向上同相鄰的存儲單元分離的導線68。
最通用的布局是頂部電極和底部電極是正交的，即相互間是垂直的，但是相交角度不是關鍵的，除非因為有封裝這樣目的的要求。雖然正交的布局能夠獲得最大封裝密度，但電極可為彎曲的也可以如這里定義的呈橫向狀態，電極以一定的角度相交。
本發明制作工藝的一個重要的優點是只使用一步形成圖形(掩模)和一步刻蝕步驟制作二極管行54和底部電極55，如圖3B所示。而且，這些掩模和刻蝕步驟是“非苛刻”步驟，即沒有必要與陣列中其它一些元件精確對準刻蝕邊界。其它非苛刻的形成圖形和刻蝕步驟是在掩模和去掉在Y方向上相鄰存儲單元間的頂部電極材料時執行的，如圖3D所示。在交叉點存儲器陣列中，應理解至少需要兩組形成圖形和刻蝕步驟以制作橫向的電極區域。在本發明中，該制作工藝和由此獲取具有顯著減小了串音的隔離存儲單元是在沒有增加任何額外形成圖形步驟，并沒有使現有的形成圖形和刻蝕步驟成為苛刻步驟的情況下實現的。
圖3A-3D中所示實施例的另一個優點是取得了在二極管行54之間基本上完全的串音隔離。這種制作方法的一個難題是對能夠制造所示最小特征的刻蝕工藝的限制。
在圖4中，示出了圖3實施例的一個變種。在這個工藝中遵循了與圖3A-3B所示的步驟。此后，鈍化材料70被淀積以完全覆蓋溝槽52和二極管54，形成了一個基本上平坦的表面71，在該表面71上淀積導電材料72。雖然這個方法需要更多的鈍化材料，該制作工藝通過排除需要沿溝槽輪廓進行刻蝕而得到了充分地簡化。
現在參考圖5和圖6，圖中示出了本發明的另一個優選實施例，在該優選實施例中，存儲器陣列80具有多個存儲單元91，每個存儲單元由串聯的二極管81和反熔絲82形成，二極管81在反熔絲82的頂部。這個方法的優點是溝槽能夠被切割得基本較淺。正如提到的，溝槽應該具有的深度至少延伸至n+層，大部分串音發生在這里。通過將二極管81置于反熔絲82之上，溝槽深度比圖3所示實施例能夠顯著變淺，同時仍然達到同n+層底部平行的深度。
圖5A和圖5B示出了多個存儲單元91沿X軸和Y軸方向的橫截面視圖，這些存儲單元具有淀積在襯底85上的“擴散性金屬”84。沉積在“擴散性金屬”1之上的是鈍化層86。隨后在鈍化層上淀積p+-層87。分離的窄條的圖形定義在p+-層87表面上。刻蝕p+-層87、鈍化層86和“擴散性金屬”84的順序的結果是這些堆疊層的分離窄條93，正如圖5B所示。淀積在窄條93之上的是本征層88、n+-層89和導電層90。如所示，n+-層89和導電層90已被按間隔刻蝕，從而形成了存儲單元91的行和隔離溝槽92。n+-層89和導電層90能夠同時被形成圖形。
在X方向刻蝕導電材料90按先前圖3D所示執行。緊接著，n+-層89通過一合適的介質刻蝕，如CF4等離子體。n+-層89的刻蝕工藝是不苛刻的，因為在本征硅上n+材料的選擇性刻蝕是不需要的。由于本征層88的厚度多半大于200納米，所以能夠利用簡單的刻蝕限時以停止在本征硅層88上的刻蝕。交替地，頂部金屬90和n+-層89都能通過激光燒蝕或離子銑進行加工。刻蝕的深度能夠通過利用激光能量密度、刻蝕速度或光干涉測量法進行控制。
在圖6中，存儲器陣列90示出了圖5A和圖5B中結構和工藝的變化。存儲單元91間的隔離是通過在n-型窄條89間形成p-型區域94實現的。摻雜可通過激光技術或離子簇射摻雜工藝實現。這兩項技術是適合于大面積的工藝，能夠用于需要低溫度暴露的襯底。沿著Y方向(進入到紙里的方向)，背-對-背的二極管結構阻止側面泄漏。這個方法排除了如圖5A和5B中描述的溝槽-蝕刻步驟。
雖然上面的實施例是針對本發明的代表性實施例，對于本領域的技術人員考慮到本說明書和所附權利要求，或通過實踐本公開的發明實施例能顯然地得到其它實施方案。應指出其中的說明和實施例僅被認為是示范性的，本發明由權利要求及其等價方案定義。
權利要求
1.一種薄膜交叉點存儲器陣列(40)(80)，制作在襯底(41)(85)上，并具有多個存儲單元，每一個存儲單元(66)(91)包含一個二極管(44、45、46)(81)和一個反熔絲(62，64)(82)，它包括第一導電材料(42)(84)，安排在襯底上的不連續的區域中以形成多個第一電極(55)(93)；第二導電材料(64)(90)，安排在同第一電極(55)(93)的不連續區域橫向的不連續區域中，并同第一電極(55)(93)隔開，以形成相對于第一電極(55)(93)有交叉點的多個第二電極(64)(90)；多個半導體層(44，45，46)(87，88，89)，安排在第一和第二電極(55，64)(93，90)之間，以在第一和第二電極(55，64)(93，90)的每一個交叉點之間形成一個二極管；以及在第一電極(93)和二極管(81)之間的一鈍化層(86)，形成多個反熔絲(82)，該反熔絲鄰接于在第一和第二電極(93，90)交叉點處的二極管(81)；其中在相鄰電極交叉點之間部分二極管層(87，88，89)被去掉，以形成具有相鄰存儲單元(91)之間溝槽行(92)的多個存儲單元(91)，以提供一阻擋以避免相鄰存儲單元(91)之間的串音。
2.權利要求1敘述的交叉點存儲器陣列，其中多個半導體層包括一p-摻雜層(87)，一n-摻雜層(89)和安排在p-摻雜層(87)和n-摻雜層(89)之間的本征層(88)以形成多個二極管(81)。
3.權利要求2敘述的交叉點存儲器陣列，其中溝槽(92)的深度基本上平行地延伸到n-摻雜層(89)的底部。
4.權利要求2敘述的交叉點存儲器陣列，并進一步包含安排在n-摻雜層(89)之間的溝槽(92)中的鈍化材料(94)。
5.權利要求1敘述的交叉點存儲器陣列，其中第一電極(93)安排在鈍化層(86)和襯底(85)之間，形成位于二極管(81)之下的反熔絲(82)。
6.一種制作薄膜交叉點存儲器陣列的工藝，該交叉點存儲器陣列在襯底(41)上有多個存儲單元(50)，每一個存儲單元(66)包含一個二極管(54)和一個反熔絲(62，64)，它包括(a)在襯底(41)上淀積第一導電材料(42)以形成一底部電極(55)；(b)在底部電極(55)之上相繼淀積多個半導體層(44，45，46)；(c)去掉部分第一導電材料(42)和半導體層(44，45，46)以形成在第一方向上延伸并具有在相鄰二極管(54)之間在第一方向上延伸的溝槽(52)的二極管(54)和底部電極(55)的不連續區域，以提供阻擋以避免相鄰單元(66)之間的串音；(d)沿每一個二極管區域在二極管(54)之上并在溝槽(52)中淀積鈍化材料(62)，基本沿溝槽(52)的輪廓；以及(e)在鈍化材料(62)之上淀積第二導電材料(64)以形成多個頂部電極(64)，頂部電極(64)在第二方向上延伸，第二方向橫向于底部電極(55)延伸的第一方向，從而在頂部和底部電極(64，55)的交叉點上提供多個存儲單元(66)。
7.一種制作薄膜交叉點存儲器陣列的工藝，該交叉點存儲器陣列在襯底上有多個存儲單元，每一個存儲單元包含一個二極管和一個反熔絲，它包括(a)在襯底(85)上淀積第一導電材料(84)以形成底部電極(93)；(b)在第一導電材料(84)之上淀積鈍化材料(86)；(c)去掉部分第一導電材料(84)和鈍化材料(86)以形成沿襯底(85)在第一方向上延伸的不連續區域；(d)在鈍化材料(86)之上相繼淀積多個半導體層(87，88，89)；(e)在多個半導體層(87，88，89)上淀積第二導電材料(90)；以及(f)去掉部分第二導電材料(90)和半導體層(87，88，89)以形成存儲單元(91)的不連續區域，存儲單元(91)的頂部電極(90)在第二方向上延伸，第二方向橫向于底部電極的第一方向，從而在相鄰相鄰存儲單元(91)之間形成溝槽(92)，溝槽(92)沿第二方向延伸，以提供阻擋以避免相鄰單元(91)之間的串音。
8.一種制作薄膜交叉點存儲器陣列的工藝，該交叉點存儲器陣列在襯底(41)上有多個存儲單元，每一個存儲單元(66)包含一個二極管(54)，二極管(54)鄰接于線電極(55)，包括在一個制作步驟上一起刻蝕出沿每一個二極管(54)和每一個線電極(55)的第一方向延伸的邊界以形成在第一方向延伸的多行二極管(54)和線電極(55)。
9.權利要求8敘述的制作工藝，其中刻蝕步驟包含去掉材料，從而在橫向于第一方向的第二方向上延伸的疊堆中形成每一個二極管(54)和鄰接于該二極管的線電極(55)。
10.權利要求8敘述的制作工藝并進一步包括在刻蝕步驟之前在一個制作步驟中一起形成每一個二極管(54)和線電極(55)的圖形。
全文摘要
在襯底上制作帶有多個存儲單元的交叉點存儲器陣列，每個存儲單元包含串聯著的二極管和反熔絲。第一和第二導電材料安排在襯底上分離的窄條中，以形成多個帶有交叉點的第一和第二垂直相交電極。多個半導體層安排在第一和第二電極之間，以在第一和第二電極交叉點間形成多個二極管。鈍化層安排在第一電極和二極管之間，以在第一和第二電極交叉點上形成多個鄰接于二極管的反熔絲。在電極交叉點之間的部分二極管層被去掉，以在相鄰存儲單元之間形成帶有溝槽行的多個存儲單元，以提供一阻擋以避免相鄰存儲單元之間的串音。制作存儲器陣列的一種工藝包含在每一個存儲單元中于二極管之上形成反熔絲和延伸鈍化材料到溝槽中以用作絕緣材料。
文檔編號H01L27/10GK1395312SQ0212449
公開日2003年2月5日 申請日期2002年6月28日 優先權日2001年6月29日
發明者P·梅, C·P·陶斯格, P·A·貝克 申請人:惠普公司