專利名稱：選擇性局部自行對準硅化物的制作方法
技術領域：
本發明是有關于一種自行對準硅化物(Self Align Silicide，縮寫Salicide)的制作方法，且特別是有關于一種選擇性(Selectivity)局部(Partial)自行對準硅化物的制作方法。
由于金屬硅化物的工藝中不需要微影，故由此類工藝制作的金屬硅化物又稱為自行對準金屬硅化物。

圖1A至圖1C是公知的選擇性局部形成自行對準硅化物的制造流程剖面圖。
請參照圖1A，在基底100上已形成有存儲單元區102與邏輯電路區104，于存儲單元區102與邏輯電路區104之間以隔離區103作區隔，而且存儲單元區102的柵極106a間隙比邏輯電路區104的柵極106b間隙窄。此外，柵極106a與106b側壁還包括間隙壁108。
請繼續參照圖1A，在基底100上覆蓋一層氧化層110，然后利用微影與蝕刻工藝，于基底100上形成圖案化光阻層112，以暴露出欲形成自行對準硅化物的部位。然而，由于存儲單元區102的柵極106a間隙隨元件尺寸縮小而變得相當窄，所以容易發生如圖1A所示的對準錯誤(Misalign)現象。
接著，請參照圖1B，將存儲單元區102中預定不形成自行對準硅化物的區域，例如埋入式漏極區(未繪示)上所覆蓋的氧化層110a留下來，以作為自行對準硅化物阻擋層，而其它區域所覆蓋的氧化層110則去除。然后，去除圖案化光阻層112。因為之前光阻層112已發生對準錯誤的情形，所以原本應該遮蔽柵極106a間暴露出的基底100，而留下來的氧化層110a存在于部分柵極106a上，且使部分的基底100裸露出來。
接著，請參照圖1C，于暴露出的基底100與柵極106a、106b上形成自行對準硅化物114。由于在存儲單元區102的基底100上容易形成自行對準硅化物114，所以使其工藝裕度大幅降低，而增加制造過程的困難。而且當線寬逐漸縮小后，上述方法所造成的對準錯誤將更為嚴重。
本發明的再一目的是提供一種選擇性局部自行對準硅化物的制作方法，可以比公知方法具有較大的工藝裕度。
根據上述與其它目的，本發明提出一種選擇性局部自行對準硅化物的制作方法，主要利用兩階段形成阻擋層的方式來形成自行對準硅化物的阻擋層，以進行局部自行對準硅化物工藝。其工藝首先在柵極間的間隙較窄的存儲單元區上先覆蓋一層共形的阻擋層，然后，再于基底上形成另一層阻擋層，以覆蓋存儲單元區與邏輯電路區。然后，再進行回蝕刻步驟，使欲形成自行對準硅化物的柵極與硅基底暴露出來，僅留下存儲單元區其柵極間的阻擋層，也即是埋入式漏極區上方的阻擋層，以選擇性地形成局部自行對準硅化物。
本發明又提出一種選擇性局部自行對準硅化物的制作方法，是提供包括第一元件區與第二元件區的基底，其中第一元件區具有第一凸起與第一凹陷，第二元件區具有第二凸起與第二凹陷，且第一凹陷的寬度小于第二凹陷的寬度。然后于基底上形成第一阻擋層，以覆蓋第一元件區的第一凸起與第一凹陷。接著，于基底上形成第二阻擋層，以覆蓋第一元件區與第二元件區，其中覆蓋于第一凹陷的第一阻擋層與第二阻擋層的厚度大于覆蓋于第一凸起的第一阻擋層與第二阻擋層的厚度。然后，進行回蝕刻，以使第一凸起的表面、第二凸起與第二凹陷的表面裸露出來，再于基底上形成一金屬層，以覆蓋第一元件區與第二元件區。接著，進行一熱處理，使金屬層進行硅化反應，而在第一凸起、第二凸起與第二凹陷的表面上形成一自行對準金屬硅化物。最后去除金屬層未參與反應的部分。
依照本發明的實施例所述，先在利用隔離區分為存儲單元區與邏輯電路區的基底上形成數個多晶硅柵極，而且存儲單元區的柵極間的間隙明顯小于邏輯電路區的間隙。然后于間隙較窄的存儲單元區上先覆蓋一層共形的第一阻擋層，使存儲單元區其柵極間的間隙寬度縮小，增加存儲單元區與邏輯電路區兩區域柵極間的間隙關鍵寬度(SpaceCD)的差異。然后，再于基底上形成第二阻擋層，以覆蓋存儲單元區與邏輯電路區。然后，再進行回蝕刻步驟，使欲形成自行對準硅化物的多晶硅柵極與硅基底露出來，僅留下存儲單元區的柵極間的間隙上的第一阻擋層，與隔離區上方的第一阻擋層，以選擇性地形成局部自行對準硅化物。
由于本發明的第一阻擋層是覆蓋在整個存儲單元區，以及區隔存儲單元區與邏輯電路區的隔離區上，因此，發生對準錯誤時，并不會使存儲單元區柵極間的基底裸露出來，譬如埋入式漏極區。
本發明利用兩階段形成阻擋層的方式來形成自行對準硅化物阻擋層，以進行局部自行對準硅化物工藝，可比公知方法具有較大的工藝裕度。
附圖標記說明100、200基底102、202存儲單元區103、203隔離區104、204邏輯電路區106a、106b、206a、206b柵極108、208間隙壁110氧化層112、212光阻層114自行對準硅化物210、214阻擋層216選擇性局部自行對準硅化物具體實施方式
圖2A至圖2F是依照本發明一實施例的選擇性局部自行對準硅化物的制造流程剖面圖。
請參照圖2A，首先提供一利用隔離區203分為存儲單元區202與邏輯電路區204的基底200。然后，于基底200上形成數個柵極206a、260b，且存儲單元區202的柵極206a間的間隙比邏輯電路區204的柵極206b間隙要窄。此外，于柵極206a與206b側壁還包括形成間隙壁208。
接著，請參照圖2B，于基底200上形成一層共形的第一阻擋層210，譬如光阻保護氧化層(Resist Protect Oxide，簡稱PRO)，其材質例如氧化硅，以覆蓋存儲單元區202與邏輯電路區204。于存儲單元區202上的第一阻擋層210，可使柵極206a間的間隙寬度縮小，增加存儲單元區202與邏輯電路區204兩區域柵極206a、206b間的間隙關鍵寬度(Space CD)的差異。
然后，請參照圖2C，于存儲單元區202上形成一光阻層212，并暴露出邏輯電路區204的第一阻擋層210，其中光阻層212例如是光阻層。隨后，以光阻層212為蝕刻罩幕，去除邏輯電路區204的第一阻擋層210。
接著，請參照圖2D，去除光阻層212，再于基底200上形成第二阻擋層214，以覆蓋存儲單元區202與邏輯電路區204，其中第二阻擋層214的材質例如是氧化硅。而且，覆蓋于柵極206a間的間隙的第一阻擋層210與第二阻擋層214的厚度大于覆蓋于柵極206a的第一阻擋層210與第二阻擋層214的厚度。
隨后，請參照圖2E，回蝕刻去除邏輯電路區204的第二阻擋層214，使欲形成自行對準硅化物的柵極206a、206b與基底200露出來，僅留下存儲單元區206a的柵極206b間的間隙的阻擋層210a與隔離區203上方的阻擋層210a。
最后，請參照圖2F，于柵極206a、206b上與邏輯電路區204的基底200上形成選擇性地局部自行對準硅化物216，其工藝例如是，在基底200上形成一層金屬層，其材質例如鈦，以覆蓋存儲單元區202與邏輯電路區204。然后進行熱處理使金屬層進行硅化反應，以在柵極206a、206b上與邏輯電路區204的基底200上形成一自行對準金屬硅化物，隨后去除金屬層未參與反應的部分，即可得到局部自行對準硅化物216。
綜上所述，本發明的特征在于1.本發明利用第一阻擋層覆蓋在整個存儲單元區，以及區隔存儲單元區與邏輯電路區的隔離區上，因此，發生對準錯誤時，并不會使存儲單元區柵極間的基底裸露出來，譬如埋入式漏極區。
2.本發明是利用兩階段形成阻擋層的方式來形成自行對準硅化物阻擋層，以進行局部自行對準硅化物工藝，可比公知方法具有較大的工藝裕度。
雖然本發明已以一實施例說明如上，然其并非用以限定本發明，任何熟悉此技術者，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，因此本發明的保護范圍當以權利要求書為準。
權利要求
1.一種選擇性局部自行對準硅化物的制作方法，其特征為其步驟包括提供一基底，該基底上包括一第一元件區與一第二元件區，其中該第一元件區具有一第一凸起與一第一凹陷，該第二元件區具有一第二凸起與一第二凹陷，且該第一凹陷的寬度小于該第二凹陷的寬度；于該基底上形成一第一阻擋層，以覆蓋該第一元件區的該第一凸起與該第一凹陷；于該基底上形成一第二阻擋層，以覆蓋該第一元件區與該第二元件區，其中覆蓋于該第一凹陷的該第一阻擋層與該第二阻擋層的厚度大于覆蓋于該第一凸起的該第一阻擋層與該第二阻擋層的厚度；進行回蝕刻，以使該第一凸起的表面、該第二凸起與該第二凹陷的表面裸露出來；于該基底上形成一金屬層，以覆蓋該第一元件區與該第二元件區；進行一熱處理，使該金屬層進行一硅化反應，以在該第一凸起、該第二凸起與該第二凹陷的表面上形成一自行對準金屬硅化物；以及去除該金屬層未參與該硅化反應的部分。
2.如權利要求1所述的選擇性局部自行對準硅化物的制作方法，其特征為其中于該基底上形成該第一阻擋層的步驟包括于該基底上形成一阻擋材料層，以覆蓋該第一元件區與該第二元件區；于該基底上形成一光阻層，以覆蓋該第一元件區；以該光阻層為罩幕，去除未被該光阻層所覆蓋的該阻擋材料層；以及去除該光阻層。
3.如權利要求1所述的選擇性局部自行對準硅化物的制作方法，其特征為其中該第一元件區包括存儲單元區。
4.如權利要求1所述的選擇性局部自行對準硅化物的制作方法，其特征為其中該第二元件區包括邏輯電路區。
5.如權利要求1所述的選擇性局部自行對準硅化物的制作方法，其特征為其中該第一與第二阻擋層的材質包括氧化硅。
6.如權利要求1所述的選擇性局部自行對準硅化物的制作方法，其特征為其中該金屬層的材質包括鈦。
7.一種選擇性局部自行對準硅化物的制作方法，其特征為其步驟包括提供一基底，該基底具有一隔離區，該隔離區區隔一第一元件區與一第二元件區；于該基底上形成復數個柵極，且于該第一元件區的該些柵極之間的間隙小于該第二元件區的該些柵極之間的間隙；于該第一元件區上形成一第一阻擋層，以覆蓋該第一元件區；于該基底上形成一第二阻擋層，以覆蓋該第一元件區與該第二元件區；進行回蝕刻，使該些柵極與該第二元件區的該基底暴露出來；以及于暴露出的該些柵極與該第二元件區的該基底表面形成一自行對準金屬硅化物。
8.如權利要求7所述的選擇性局部自行對準硅化物的制作方法，其特征為其中覆蓋于該第一元件區的該些柵極間的間隙的該第一阻擋層與該第二阻擋層的厚度大于覆蓋于該第一元件區的該些柵極上的該第一阻擋層與該第二阻擋層的厚度。
9.如權利要求7所述的選擇性局部自行對準硅化物的制作方法，其特征為其中于該第一元件區上形成該第一阻擋層的該步驟包括于該基底上形成一阻擋材料層，以覆蓋該第一元件區與該第二元件區；于該基底上形成一光阻層，以覆蓋該第一元件區；以該光阻層為罩幕，去除未被該光阻層所覆蓋的該阻擋材料層；以及去除該光阻層。
10.如權利要求7所述的選擇性局部自行對準硅化物的制作方法，其特征為其中該第一元件區包括存儲單元區。
11.如權利要求7所述的選擇性局部自行對準硅化物的制作方法，其特征為其中該第二元件區包括邏輯電路區。
12.如權利要求7所述的選擇性局部自行對準硅化物的制作方法，其特征為其中該第一與第二阻擋層的材質包括氧化硅。
13.如權利要求7所述的選擇性局部自行對準硅化物的制作方法，其特征為其中，于暴露出的該些柵極與該第二元件區的該基底表面形成該自行對準金屬硅化物的該步驟，包括于該基底上形成一金屬層，以覆蓋該第一元件區與該第二元件區；進行一熱處理，使該金屬層進行硅化反應，以在暴露出的該些柵極與該第二元件區的該基底的表面形成一自行對準金屬硅化物；以及去除該金屬層未參與反應的部分。
14.如權利要求13所述的選擇性局部自行對準硅化物的制作方法，其特征為其中該金屬層的材質包括鈦。
全文摘要
一種選擇性局部自行對準硅化物的制作方法，首先在間隙較窄的存儲單元區上先覆蓋一層共形的阻擋層，然后，再于基底上形成另一層阻擋層，以覆蓋存儲單元區與邏輯電路區。然后，再進行回蝕刻步驟，使欲形成自行對準硅化物的多晶硅柵極與硅基底露出來，僅留下存儲單元區的柵極之間的阻擋層，與隔離區上的阻擋層，以選擇性地形成局部自行對準硅化物。
文檔編號H01L21/02GK1435875SQ0210316
公開日2003年8月13日 申請日期2002年2月1日 優先權日2002年2月1日
發明者梁明中, 蔡信誼 申請人:旺宏電子股份有限公司