專利名稱：集成電路測試裝置的制作方法
技術領域：
本發明涉及一種集成電路測試裝置，用于檢驗具有一自我診斷電路的多個集成電路的各運行狀況。
近來，作為一種用于有效地測試一大型和復雜半導體集成電路(此后稱作“集成電路”)的方法，一直進行一種老化測試。老化測試是這樣一種測試，即用于檢驗集成電路在高溫環境下是否正常運行，并且一般地在一恒溫箱中進行。在老化測試中，不能使用用于通常測試中的某種外部測試裝置，以致一自我診斷電路裝在集成電路自身之內和各種電路運作由這一自我診斷電路予以測試。在一種其中自我診斷電路內裝于集成電路之中的結構中，它的構成致使在集成電路自身的一項運作已經正確完成的情況下輸出一表示正常運行的信號給一特定的終端。
下面將說明一種用于測試集成電路的方法。在集成電路的自我診斷中，集成電路的各種運行狀況可以通過提供為運作內裝的自我診斷電路和監測獲得的自我診斷結果所必需的各種信號(電源施用、GND定位、時鐘輸入)而予以檢驗。
圖7一種測試硅晶片上多個半導體集成電路的情況。一如圖7之中所示，具有一自我診斷電路的多個半導體集成電路在一硅晶片1上排列成一矩陣形狀，而用于分別形成連接于排列在硅晶片1上每一集成電路的各測頭按照一連接測頭布線板片30上的各集成電路的陣列圖型予以排列。其次，在連接測頭布線板片30上，用于半導體集成電路的各輸入控制信號線路(此后稱作“控制信號線路”)排列在一行方向上，而用于各自我診斷結果的各輸出信號線路(此后稱作“輸出信號線路”)排列在一列方向上。各控制信號線路和各輸出信號線路分別通過各測頭連接于每一集成電路并示于圖紙之中，各控制信號線路共同連接于排列在行方向上的多個集成電路，而各輸出信號電路各別地連接于每一集成電路。
在測試上述結構中排列在硅晶片1上的每一集成電路的情況下，連接測頭布線板片30和硅晶片1是疊置的，而制成在連接測頭布線板片30上的每一連接測頭分別連接于制成在硅晶片1上的相應各集成電路。然后，各必需的信號，諸如一電源和一時鐘信號，分別通過各控制信號線路提供給每一集成電路，而裝在各集成電路之內的自我診斷電路被運作以測試本身的集成電路。對于每一集成電路的自我診斷結果分別通過各輸出信號線路而得出，而各集成電路可以通過以一外部監測器監測這種自我診斷結果而予以測試。
上述通常的測試方法具有以下各項問題。在此結構中，各輸出信號線路是從制成在硅晶片1上的每一集成電路各別地得出的，而各集成電路是依靠各別地監測通過這些輸出信號線路獲得的各自我診斷結果。
在于高溫環境下進行的老化測試中個別地測試多個集成電路的情況下，要花相當多的時間來完成所有集成電路的測試而測試效率降低了。因而，集成電路的測試時間最好較短。當多個集成電路試圖被立即測試以便縮短測試時間時，需要符合集成電路數目的各輸出信號線路和各監測器，以便分別地監測獲自示于圖7之中的結構中每一集成電路的各自我診斷結果。
在示于圖7之中的結構中，排列在連接測頭布線板片3a上的輸出信號線路的數目也正比于制成在硅晶片1上的集成電路的數目而增加，但對于能夠被排列在連接測頭布線板片30上的輸出信號線路的數目存在一實際限制。另外，按照集成電路的數目制備各監測器是不切實際的。其次，在輸出信號線路和監測器增多的情況下，整個測試系統變得復雜而又昂貴，而這一點反映在各集成電路的制造成本上，以致會造成一種其中包含測試系統在內的集成電路的生產率降低的局勢。
本發明做得要解決通常的各項問題，而本發明的目的是提供一種半導體集成電路的測試裝置，能夠有效地監測出自多個集成電路的每一自我診斷結果并另外把連接于各集成電路的輸出信號線路的數目減少到一必需的最小值。
為了解決上述通常技術的各項問題，一種符合本發明第一方面的集成電路測試裝置包括多個集成電路，其中包含一自我診斷電路和由至少一個從外部提供的控制信號來輸出和控制獲自所述自我診斷電路的自我診斷結果，而多個集成電路的每一自我診斷結果分別提供給每一多個自我診斷結果的一個監測器并由控制信號來實施控制，以致輸出提供給所述監測器的任何一個多個集成電路的自我診斷結果。
按照本發明第二方面的一種集成電路測試裝置的特征在于各集成電路，包括一控制信號提供給它的輸入端、一用于輸出自我診斷結果的輸出端和一其中自我診斷結果的不能工作輸出和能工作輸出由控制信號予以控制的三態緩沖器，排列成一矩陣形狀，并當多個集成電路的每一輸入端通過一控制信號線路在每一共同行中連接起來以便輸入控制信號時，多個集成電路的每一輸出端則通過一輸出信號線路在每一共同列中連接起來以便輸出自我診斷結果和各別地連接于監測每一列，以及多個集成電路的任何一行由控制信號予以選定和所選定的各集成電路的自我診斷結果的輸出是能工作的而其他各行的各集成電路的自我診斷結果的輸出是不能工作的，以及排列在所選定一行中的每一集成電路的自我診斷結果分別提供給監測器。
按照本發明第三方面的一種集成電路測試裝置的特征在于各集成電路，包括多個控制信號分別提供給它們的多個輸入端、一用于輸出自我診斷結果的輸出端和一個其中自我診斷的結果的不能工作的輸出或能工作的輸出由多個控制信號的組合予以控制的三態緩沖器，排列成一矩陣形狀，并當多個集成電路的每一輸入端通過多條控制信號線路在每一共同行中連接起來以便輸入各控制信號時，多個集成電路的每一輸出端則通過一輸出信號線路在共同的全體多個矩陣中連接起來以便自我診斷結果和分別地連接于共同連接起來的監測器全體多個矩陣，以及共同連接起來的多個矩陣中多個集成電路的任何一個由各控制信號的組合予以選定和所選定的各集成電路的自我診斷結果的輸出是能工作的而其他各集成電路的自我診斷結果的輸出是不能工作的，以及每一選定的集成電路的各自我診斷結果分別提供給監測器。
按照本發明第四方面的一種集成電路測試裝置的特征在于各自我診斷結果包含一表示當對于各集成電路進行老化測試時施加于各集成電路的應力是否正常。
按照本發明第五方面的一種集成電路測試裝置的特征在于多個集成電路排列在一晶片上。
按照本發明第六方面的一種集成電路測試裝置的特征在于多個集成電路裝在各插座中，用于在電氣上作出連接于一組裝狀態之中的各集成電路。
按照本發明的第一方面，多個集成電路分別劃分為連接于一個監測器的各分組和在每一分組中的多個集成電路的任何一個被選定來監測所選定的各集成電路的各自我診斷結果。因此，多個集成電路的各自我診斷結果可以由一個監測器予以檢驗，而且輸出信號線路的數目由于各自我診斷結果連接于每一分組的監測器而可以減少到一必需的最小值。
按照本發明的第二方面，以一行為單元構成一分組。然后，由控制信號選定任意一行，而只有排列在此行上的各集成電路可以設定為一有效狀態。排列在此行上的每一集成電路的自我診斷結果分別由相應各監測器予以檢驗。所有集成電路的自我診斷結果可以通過由每一行的控制信號順次地實施各選定作業而予以檢驗。
按照本發明的第三方面，全體多個矩陣構成一分組。然后，由各控制信號的組合選定分組內各集成電路的任意一個，而每一分組內只有一個集成電路可以分別設定為一有效狀態。每一分組內所選定的集成電路的自我診斷結果分別由相應各監測器予以檢驗。所有集成電路的自我診斷結果可以通過由全體多列的各控制信號順次地實施各選定作業而予以檢驗。
按照本發明的第四方面，在起始運行測試中，多個集成電路可以通過從一恒定溫箱之內各集成電路中得出最少的各輸出信號線路而予以測試。另外，多個集成電路可以在較短時間內予以測試，因而提高了測試效率。


圖1是表明本發明第一實施例的結構簡圖；圖2是表明圖1之中所示各半導體集成電路的結構簡圖；圖3是表明本發明第二實施例的結構簡圖；圖4是表明圖3之中所示各半導體集成電路的結構簡圖；圖5是表明本發明第三實施例的結構簡圖，并對應于第一實施例；圖6是表明本發明第三實施例的結構簡圖，并對應于第二實施例；以及圖7是表明制成在硅晶片上的各自我診斷半導體集成電路的結構的簡圖。
本發明的第一實施例將參照各附圖在下面予以說明。一如圖1之中所示，多個集成電路以矩陣排列制成在硅晶片1上并在每一集成電路中，各選擇信號是通過在一布線板(未畫出)上分別排列在各行方向上的多條選擇線路(控制信號線路)提供的，而另外各判定結果信號是通過排列在各列方向上的多條判定信號線路(輸出信號電路)取得的。選擇線路是一條用于提供選擇信號以便選擇所需集成電路以取得自我診斷結果的線路，而判定信號線路是一條用于提供判定結果信號以便向一監測器指示獲自每一集成電路的自我診斷結果的線路。
注意排列在硅晶片1上各集成電路的一局部放大區域9之中的9個(3×3)集成電路a至i，在各行方向上，選擇信號1通過一條選擇信號線路提供給集成電路a、d、g和選擇信號2提供給集成電路b、e、h，以及選擇信號3提供給集成電路c、f、i。另外，在各列方向上，判定結果信號A通過判定信號線路6得自集成電路a、b、c和判定結果信號B通過判定信號線路7得自集成電路d、e、f，以及判定結果信號c通過判定信號線路8得自集成電路g、h、i。每一選擇信號線路分別連接于一選擇信號輸入端(輸入端)10，構成集成電路，而各判定信號線路分別連接于一測定結果輸出端(輸出端)9。
一如圖2之中所示，提供給輸入端10的選擇信號被轉換而提供給三態緩沖器13的控制端，用于控制通過反相器11獲自內部電路和自我診斷電路12的判定結果信號的三態輸出。判定結果信號提供給三態緩沖器13的輸入端，而輸出不能(output disable)或輸出能(output enable)由提供給控制端的選擇信號予以控制并被引向輸出端9。
在對硅晶片1上的所有集成電路從事自我診斷的情況下，一時鐘輸入或終端固定裝置可以共用于所有集成電路。因而，所有集成電路可以通過用一個集成電路作自我診斷所必需的輸入信號個數來控制各輸入信號而予以自我診斷。
下面將說明一種用于監測集成電路自我診斷測定結果的方法。在示于圖1之中的硅晶片1上的局部放大區域2之內的集成電路a至i以一列為一單元而被分組為(a、b、c)一組、(d、e、f)一組和(g、h、i)一組。構成分成的每一組的多個集成電路彼此分別由連接于各輸出端9的各判定信號線路予以連接。由于這一點，獲自構成每一組的多個集成電路的各個判定結果信號是通過連接起來的各條判定信號線路得出的。亦即，一如圖紙中所示的范例那樣，判定結果信號A、B、C是分別從(a、b、c)一組、(d、e、f)一組和(g、h、i)一組得出的。其次，集成電路a至i以行為一單元分組為(a、d、g)一組、(b、e、h)一組和(e、f、i)一組。構成分成的每一組的多個集成電路彼此分別由連接于各輸入端10的各選擇線路予以連接。
在示于圖2之中的各集成電路中，當提供給輸入端10的選擇信號設定于一“H(高)”電平(有效輸入，active input)時，三態緩沖器成為一有效態，而從內部電路和自我診斷電路12輸出的判定結果信號從輸出端9得出。當提供給輸入端10的選擇信號設定于一“L(低)”電平(非有效輸入，non-activeinput)時，三態緩沖器13成為一非有效態(non-active state)，而輸出端9成為一高阻抗態。
在示于圖1之中的結構中，當通過選擇信號線路3提供的選擇信號1設定于“H”電平和通過信號線路4、5提供的選擇信號2、3設定于“L”電平，構成出自集成電路a至i的集成電路a、d、g的各三態緩沖器13成為一有效態，而集成電路a、d、g的各判定結果信號則得自各輸出信號9。另一方面，構成集成電路b、e、h、c、f、i的各三態緩沖器13成為一非有效狀態而各輸出端9成為一高阻抗狀態。因此，集成電路a、d、g的各判定結果信號分別通過判定信號線路6、7、8作為判定結果信號A、B、C而得出。集成電路a、d、g的各自我診斷結果可以通過分別把這些判定結果信號A、B、C提供給一外部監測器而予以監測。
接下來，當選定信號2設定為“H”電平而選定信號1、3設定為“L”電平時，構成集成電路a至i中集成電路b、e、h的各三態緩沖器13成為一有效狀態，而集成電路b、e、h的各判定結果信號則得自各輸出端9。另一方面，構成集成電路a、d、g、c、f、i的各三態緩沖器13成為一非有效狀態而各輸出端9成為一高阻抗狀態。因此，集成電路b、e、h的各自我診斷結果分別通過判定信號線路6、7、8作為判定結果信號A、B、C而得出。集成電路b、e、h的各自我診斷結果可以通過分別把這些判定結果信號A、B、C提供給外部監測器而予以監測。
一如上述，可以從相對于集成電路a至i以列為單元而分組的多組集成電路(a、b、c)、(d、e、f)、(g、h、i)之中選定任意一行而分別得出從每一組之中選定的一行各集成電路的各判定結果信號，并從而可以自我診斷所選定一行的各集成電路。
雖然一如圖1之中所示硅晶片1上的9(3×3)集成電路已經說明如上，但是，硅晶片1上的M×N個集成電路可以如上所述地以列為單元而予以分組和從M×N個集成電路之中選定任意一行，以及可以進行自我診斷。
亦即，相對于制成在硅晶片1上的各集成電路，包括彼此連接的多個集成電路的N個分組是在各列方向上構成的。N個分組分別連接于N個監測器。每一分組分別由最多M個集成電路構成，而排列在各行方向上的M條選定信號線路分別連接于無重疊地構成每一分組的多個集成電路。在此結構中，M×N的集成電路是在各行方向上順序選定的每N個集成電路。所選定的N個集成電路的各自我診斷結果分別由N個監測器同時予以檢驗。
本發明的第二實施例將在下面參照圖3和4予以說明。順便提一下，由于以同樣的各參照符號來標記與示于圖1和2的各部分同樣的各部分，所以就不作詳細說明了。一如圖3之中所示，兩個選定信號分別提供給硅晶片1上的每一集成電路。亦即，注意一局部放大區域9，選定信號1-a、1-b通過選定線路16、17提供給集成電路(a、d、g)和選定信號2-a、2-b通過選定線路18、19提供給集成電路(b、e、h)，以及選定信號3-a、3-b通過選定線路20、21提供給集成電路(c、f、i)。另外，一判定信號線路22，通過把各集成電路分組為每三列一分組而獲得，連接于一監測器。
圖4表明一集成電路，包括一內部電路和自我診斷電路12；一三態緩沖器13，用于引出一自我診斷結果給一輸出端9；以及一三輸入型NAND電路29，用于轉換和提供那些提供給輸入端23、24、25的各信號的各NAND輸出給三態寄存器13的一控制端。提供給輸入端23、24、25的各信號分別通過緩沖器26、27、28提供給NAND電路29，而提供給輸入端25的信號再被轉換和提供給NAND電路29。
在對硅晶片1上所有集成電路進行自我診斷的情況下，一時鐘輸入或終端固定裝置可以共用于所有集成電路。因而，所有集成電路可以通過用一個集成電路作自我診斷所必需的輸入信號個數來控制各輸入信號而予以自我診斷。
下面將說明一種用于監測集成電路自我診斷測定結果的方法。一如圖3之中所示，通過判定信號線路22彼此連接、在硅晶片1上局部放大區域2之內的集成電路a至i分別連接于各輸出端9。因此，獲自每一集成電路的各個自我診斷測定結果都通過判定信號線路22而得出。其次，集成電路a至i以一行為單元以類似于圖1的方式予以分組。構成分成的每一組的多個集成電路分別由兩條選定線路彼此連接。亦即，(a、d、g)一組由選定線路16、17連接和(b、e、h)一組由選定線路18、19連接，以及(c、f、i)一組由選定線路20、21連接。
在示于圖4之中的各集成電路中，當提供給輸入端23、24的各選定信號設定在“H(1)”電平而提供給輸入端25的選定信號設定在“L(0)”電平(有效輸入)時，輸出的三態緩沖器13成為一有效狀態而從內部電路和自我診斷電路12輸出的判定結果從輸出端9得出。
在圖3中，一對于每一集成電路的輸入狀態設定如下，以便設定一種狀態，其中相對于由共用的各選定信號線路所連接的各組集成電路(a、d、g)、(b、e、h)、(c、f、i)任一(三態)為，和全體不為，兩類選定信號所選定。
亦即，在集成電路a中，輸入端23連接于選定信號1-a和輸入端24固定于“H”(VDD)電平，以及輸入端25連接于選定信號1-b。在集成電路d中，輸入端23連接于選定信號1-b和輸入端24固定于“H”(VDD)電平，以及輸入端25連接于選定信號1-a。在集成電路9中，輸入端23連接于選定信號1-a和輸入端24連接于選定信號1-b，以及輸入端25固定于“L”(GND)電平。
在上述結構中，每一集成電路a、d、g通過改變選定信號(1-a、1-b)對于集成電路(a、d、g)的輸入狀態而分別選定和控制于一有效狀態或一非有效狀態。亦即，所有集成電路a、d、g通過設定選定信號(1-a、1-b)的輸入狀態于(0、0)而設定于非有效狀態，而集成電路a設定于有效狀態和集成電路d、g通過設定輸入狀態于(0，1)而設定于有效狀態，以及集成電路d設定于有效狀態和集成電路a、g通過設定輸入狀態于(1，0)而設定于非有效狀態，以及集成電路g設定于有效狀態和集成電路a、d通過設定輸入狀態于(1，1)而設定于非有效狀態。
以下同樣，通過分別把集成電路(b、e、h)、(c、f、i)連接于相應的選定信號(2-a、2-b)、(3-a、3-b)并改變選定信號(2-a、2-b)、(3-a、3-b)的輸入狀態，每一集成電路(b、e、h)和(c、f、i)分別選定和控制于有效狀態或非有效狀態。
在上述結構中，通過設定各組選定信號(1-a、1-b)、(2-a、2-b)、(3-a、3-b)之中的任何一組于(0、1)、(1、0)、(1、1)之中的任何一個并設定其他各組于(0、0)，只是集成電路a至i中任何一個設定于有效狀態而此集成電路的自我診斷判定結果從輸出端得出。另一方面，其他各集成電路設定于非有效狀態和各輸入端成為一高阻抗狀態。因此，只是集成電路a至i之中的任何一個的自我診斷判定結果從分別連接于積成電路a至i的判定信號線路22得出。
一如上述，集成電路a至i的各自我診斷判定結果通過順次地執行相對于集成電路a至i來選定和控制各集成電路之中的只是任何一個于有效狀態的各項操作而被順次地得出。因而，集成電路a至i的所有各自我診斷判定結果可以利用一個用于分別造成集成電路a至i的各短路連接的監測器來予以監測。
一如上述，在集成電路a至i中，三個集成電路可以由一行上的兩類選定信號選定和控制于有效狀態和非有效狀態，而各自我診斷判定結果可以由一個監測器予以監測。同樣，相對于示于圖3之中制成在硅晶片1上的各集成電路，當構成連接于N個監測器的集成電路N個分組和包含在每一分組之中集成電路個數最大為M時，每一分組之中的各集成電路借助于M×2/3條選定線路予以任意選定和控制。圖3表明一范例，其中包含在每一分組之中的集成電路個數是3而各集成電路由共用的兩條選定線路予以控制。亦即，在每一分組中，通過順次地設定共用的兩條選定線路的輸入狀態于(0、1)、(1、0)、(1、1)之中的任何一個和設定其他各選定線路的輸入狀態于(0、0)，則可以相對于各分組中所有集成電路來監測各自我診斷判定結果。
順便說一下，盡管以上已經說明利用一行上的兩類選定信號來控制三個集成電路的情況，但同樣可以利用P條選定線路來控(2P-1)予集成電路。
以下將參照圖5和6說明第三實施例。雖然在第一和第二實施例中說明了制成在硅晶片上的各集成電路的測試情況，但在硅晶片上進行的對于各集成電路的測試在第三實施例中是對于以一種組件狀態裝在各槽孔之中的各集成電路來進行的。圖5對應于第一實施例，而圖6對應于第二實施例。
一如圖5和6之中所示，多個插座34，其中裝有各集成電路，排列在一插座基板33上，而各輸入信號線路和各輸出信號線路分別地在電氣上通過各布線端(未畫出)連接于每一槽孔。在示于圖5之中的結構中，各輸入信號線路和各輸出信號線路連接于每一槽孔，以便獲得與第一實施例的各項功能相同的各項功能。另外，在示于圖6之中的結構中，各輸入信號線路和各輸出信號線路連接于每一槽孔，以便獲得與第二實施例的各項功能相同的各項功能。
在測試組裝成(封裝好)的各集成電路的情況下，例如示于圖7之中的連接探針接線片30的各探針可以由插座基板33替換。因此，可以進行類似于第一和第二實施例的測試。
順便提一下，在第一至第三實施例已經說明當選定信號是“H”電平時集成電路成為有效(高電平有效)的情況，但可以作出改變以致當選定信號是“L”電平時集成電路成為有效(低電平有效)的。另外，獲得各集成電路各自我診斷判定結果的監測包括除了基于各波形來監測判定結果的情況之外的基于閃爍干擾來監測判定結果。
下面將說明第四實施例。第四實施例的構成致使各判定結果信號包括一信號，表示在對于制成在硅晶片上的各集成電路或以組件狀態裝在各槽孔之中的各集成電路進行老化測試時施加的老化應力是否正常。
老化測試的目的在于防止帶有初始故障的集成電路進入市場，而應力(stress)是依靠輸入來自一輸入端的信號并在保持高溫狀態下的同時運行各集成電路而予以施加的，非常可能發生初始故障的集成電路則因施加應力而受到破壞。因此，重要的是，在老化測試中施加適當的應力并必需作檢查以了解應力被適當施加。因而，在示于第一至第三各實施例之中的各種結構中，依靠在各自我診斷判定結果中包含施加于各集成電路的應力狀態，施加于中集成電路的應力狀態可以有效地予以檢驗而提高了老化測試中的生產率。
權利要求
1．一種集成電路測試裝置，由多個子集成電路組成，每一子集成電路包含一自我診斷電路，其診斷結果由從集成電路外部提供的至少一個控制信號予以輸出和控制，裝置中集成電路的各自我診斷電路的各個診斷結果提供給一監測器并由所述至少一個控制信號予以控制，從而選定各診斷結果之一。
2．按照權利要求1所述的一種集成電路測試裝置，其中集成電路的所述多個子集電路設計成一矩陣排列。
3．按照權利要求1或2所述的一種集成電路測試裝置，所述每一子集成電路還包括一輸入端，至少一個控制信號提供給它；一輸出端，用于輸出自我診斷結果，以及一三態緩沖器，其中診斷結果的一輸出不能工作狀態或一輸出能工作狀態由所述至少一個控制信號予以控制，裝置中集成電路的各輸入端通過一條用于輸入至少一個控制信號的控制信號線路在子集成電路的每一行中共同連接起來，而集成電路的各輸出端通過一條用于輸出各診斷結果的輸出信號線路在子集成電路的每一列中共同連接起來和集成電路的各個輸出信號線路連接于監測器，另外，裝置中由至少一個控制信號選定集成電路的任意一行，以致所選定一行的各子集成電路診斷結果的輸出可設定為能工作的，而其他各行的各子集成電路診斷結果的輸出可設定為不能工作的，以及所選定一行的所述各診斷結果提供給監測器。
4．按照權利要求1或2所述的一種集成電路測試裝置，所述每一子集成電路還包括一組輸入端，一組控制信號分別提供給它們；一輸出端，用于輸出自我診斷結果，以及一三態緩沖器，其中診斷結果的一輸出不能工作狀態或一輸出能工作狀態由此組控制信號的組合予以控制，裝置中集成電路所述一組輸入端的各個輸入端通過用于輸入此組控制信號的各個控制信號線路在子集成電路的每一各別行中共同連接起來，而集成電路的各輸出端通過一條用于輸出各診斷結果的輸出信號線路在子集成電路的每一列中連接起來和集成電路的各個輸出信號線路共同連接于監測器，另外裝置中由此組控制信號選定一行各子集成電路的任意一個，以致所選定的此行的此子集成電路之各診斷結果的一項輸出可設定為能工作的，而此行的其他各子集成電路之各診斷結果的各項輸出可以設定為不能工作的，以及此行的所述各診斷結果提供給監測器。
5．按照權利要求1或2所述的一種集成電路測試裝置，其中診斷結果包含一信號，表示在對于集成電路進行老化測試(burn-in test)時施加于各子集成電路的應力(stress)是否正常。
6．按照權利要求1所述的一種集成電路測試裝置，其中多個集成電路排列在一晶片上。
7．按照權利要求1所述的一種集成電路測試裝置，其中多個集成電路裝在各插座之內，用于在電氣上作成對于一組裝狀態之中的各集成電路的連接。
8．按照權利要求3所述的一種集成電路測試裝置，其中診斷結果包括一信號，表示在對于集成電路進行老化測試時施加于各子集成電路的應力是否正常。
9．按照權利要求4所述的一種集成電路測試裝置，其中診斷結果包含一信號，表示在對于集成電路進行老化測試時施加于各子集成電路的應力是否正常。
全文摘要
提供多個集成電路a至i,其中一獲自一自我診斷電路12的自我診斷結果由從外部提供的選定信號1、2、3予以輸出和控制,而多個集成電路的每一自我診斷結果通過全體多個自我診斷結果的一條判定信號線路分別提供給一個監測器并由控制信號1、2、3實施控制,以致提供給一個監測器的多個集成電路的各自我診斷結果的任意一個得以輸出。
文檔編號H01L27/04GK1299137SQ0013427
公開日2001年6月13日 申請日期2000年11月29日 優先權日1999年11月29日
發明者西川嘉一, 宮澤秀雄, 田中博三 申請人:松下電器產業株式會社