非易失性邏輯和安全電路的制作方法
【專利摘要】在一些示例中，非易失性存儲元件可被配置成在電路的低電力或斷電時間段期間存儲狀態或值。例如，非易失性存儲元件可包括電阻性元件的橋，該橋具有可通過向多個驅動路徑施加電壓而配置的電阻狀態。感測放大器可連接到橋，以將與橋關聯的電壓差分解析到電源或地，從而確定與非易失性存儲元件關聯的狀態。
【專利說明】非易失性邏輯和安全電路
[0001]相關申請的交叉引用
[0002]本申請要求2014年9月24日提交的Thomas Andre的、標題為“Novolati Ie LogicAnd Security Circuits”的美國專利申請序列號14/495678的權益，美國專利申請序列號14/495678要求2014年3月 11 日提交的Thomas Andre的、標題為 “MRAM Novolatile LogicAnd Security Circuits and Methods of Operat1n” 的美國臨時專利申請號61/951002的權益，美國專利申請序列號14/495678和美國臨時專利申請號61/951002的全部內容以引用方式并入本文中。
【背景技術】
[0003]電路通常在由于泄漏而導致當施加電力時有靜態電流消耗(currentdraw)。然而，在電路在不長期通電(power up)或沒有初始化序列的情況下不能夠保持通電時的電流狀態時，電路斷電(power down)可能帶來問題，因為鎖存元件通常是易失性存儲元件并且禁用電力將造成存儲在鎖存器上的狀態丟失。
【附圖說明】
[0004]參照附圖描述具體說明。在附圖中，附圖標記的最左邊的數字標識首先出現附圖標記的圖。在不同圖中使用相同的附圖標記指示類似或相同的部件或特征。
[0005]圖1例示根據一些實現方式示出用于保持斷電時間段的狀態的電路的選擇部件的部分邏輯不圖和部分電路不圖。
[0006]圖2例示根據一些實現方式示出圖1的橋的選擇部件的物理示圖。
[0007]圖3例示根據一些實現方式示出圖1的感測放大器的選擇部件的部分邏輯示圖和部分電路不圖。
[0008]圖4例示根據一些實現方式示出用于保持斷電時間段的狀態的電路的選擇部件的部分邏輯不圖和部分電路不圖。
[0009]圖5例示根據一些實現方式示出圖2的橋的選擇部件的物理示圖。
[0010]圖6例示根據一些實現方式示出圖4的感測放大器的選擇部件的部分邏輯示圖和部分電路示圖。
[0011 ]圖7例示根據一些實現方式示出用于物理不可克隆(unclonable)功能(PUF)的電路的選擇部件的部分邏輯示圖和部分電路示圖。
[0012]圖8例示根據一些實現方式的利用PUF作為解鎖密鑰的一部分的裝置的框圖。
[0013]圖9例示根據一些實現方式示出用于保持斷電時間段的與非易失性存儲元件關聯的狀態的例示性處理的示例流程圖。
[0014]圖10例示根據一些實現方式示出利用非易失性存儲元件作為PUF的例示性處理的示例流程圖。
【具體實施方式】
[0015]本公開包括用于實現非易失性存儲元件的技術和實現方式。在一些示例中，可利用磁性隨機存取存儲器(MRAM)或自旋轉矩MRAM(ST-MRAM)元件來生成用于在裝置或裝置的一部分被斷電時保持與電路關聯的狀態的非易失性存儲元件，諸如，非易失性觸發器、邏輯門或其他電路部件。例如，在一些實現方式中，本文中描述的非易失性存儲元件可利用與電荷狀態相對的磁取向來保持值。
[0016]在一個實現方式中，非易失性存儲元件可包括多個電阻性元件或磁隧道結(MTJ)，這些電阻性元件或磁隧道結(MTJ)被布置為具有一對中點使成對MTJ既處于各中點上方又處于其下方的橋。在一些實現方式中，在各中點上方和各中點下方的成對MTJ的數量相等。非易失性觸發器還包括讀偏置/寫驅動器電路，讀偏置/寫驅動器電路連接到橋并且被配置成生成驅動信號以使成對MTJ被驅動為高或低，使得值或狀態可被存儲在橋上。
[0017]例如，在一個特定實現方式中，橋包括中點上方的兩對(或四個)MTJ和中點下方的兩對(或四個)MTJ。在這個實現方式中，讀偏置/寫驅動器電路連接到橋并且被配置成生成四個驅動信號(例如，中點上方兩個和中點下方兩個)以使成對MTJ被驅動為高和/或低，使得可存儲與橋中點關聯的特定電壓差分(voltage differential)，進而可存儲與特定電壓差分關聯的狀態。
[0018]在本文中描述的一些實現方式中，非易失性存儲元件連接到感測放大器，該感測放大器被配置成接收與MTJ關聯的輸出值并且基于與輸出值關聯的差分確定橋的狀態，進而確定存儲在橋上的值。例如，橋可包括與橋的第一列關聯的第一中點電壓和與橋的第二列關聯的第二中點電壓，并且感測放大器可基于第一中點電壓和第二中點電壓之間的比較來確定橋的值。
[0019]在另一個特定實現方式中，橋包括中點上方的四對(或八個)MTJ和中點下方的四對(或八個)MTJ。在這個實現方式中，讀偏置/寫驅動器電路連接到橋并且被配置成生成八個驅動信號(例如，中點上方四個和中點下方四個)以使成對MTJ被驅動為高和/或低，使得第一電壓差分可與橋的下半部關聯并且第二電壓差分可與橋的上半部關聯。
[0020]在這個實現方式中，感測放大器能夠基于第一電壓差分和第二電壓差分確定與橋關聯的狀態和存儲在非易失性存儲元件上的值。例如，可部分基于與第一列的上半部、第一列的下半部、第二列的上半部和第二列的下半部關聯的電壓來確定狀態。
[0021]在一些實現方式中，由于所存儲的與非易失性存儲元件關聯的磁性取向難以檢測的事實，可利用非易失性存儲元件來生成用于裝置的一個或多個安全碼或密鑰，諸如，裝置專用指紋。例如，在一些實現方式中，可使用多個非易失性存儲元件來形成可用作各裝置特有的簽名或指紋的物理不可克隆功能(PUF)的單個數字。由于PUF簽名的各數字是基于與非易失性存儲元件關聯的磁性存儲元件(例如，MTJ)的每個狀態的電阻的自然變化，因此不容易識別或復制簽名。在一些特定實現方式中，可將誤差校正碼(ECC)電路結合PUF電路使用，以改進輸出響應的一致性，從而提高PUF電路的整體可靠性。
[0022]圖1例示根據一些實現方式示出用于保持斷電時間段的狀態的電路100的選擇部件的框圖。在圖示示例中，電路100包括易失性存儲元件102和非易失性存儲元件104。通常，可在電路100通電時，采用易失性存儲元件102存儲與電路100關聯的狀態或數據。然而，在一些實現方式中，易失性存儲元件102響應于電路100斷電而不能夠保持數據或狀態。因此，在對電路100的供電減少的情況下，諸如，當電路100從啟用狀態轉變成低電力狀態或斷電狀態時，非易失性存儲元件104能夠讀取與易失性存儲元件102關聯的值或狀態并且保持該值和/或狀態，直到重新建立對電路100的供電。
[0023]非易失性存儲元件104可包括橋(一般用106指示)，該橋包括橋頂部108和橋底部110。橋106可由布置成兩列的多個電阻性元件(諸如，隧道結或MTJ)形成。例如，在圖示示例中，橋106包括第一列MTJ 112-118和第二列MTJ 120-126。在圖示示例中，MTJ 112-126被布置成使得四個MTJ 112、114、120和122被布置在與橋106關聯的一對中點上方并且使得四個MTJ 116、118、124和126被布置在中點下方。通過以這種方式布置MTJ 112-126，可通過與橋中點關聯的電壓差分來確定值(例如，I或O)。
[0024]MTJ 112-126中的每個可被驅動成高狀態或低狀態并且各個MTJ 112-126中的每個的狀態可以是基于與MTJ 112-126的磁性層關聯的相對的磁性自旋(magnetic spin)。在一些實現方式中，可通過向橋106的MTJ 112-126施加電壓或驅動信號128-134來設置與MTJ112-126關聯的磁性自旋。在一些情況下，MTJ 112-126的狀態可被設置成產生橋106上的一個或多個特定布置。這些特定布置中的每個導致與橋106的中點關聯的特定電壓差分。例如，在一個特定布置中，與橋106的第一列的中點關聯的電壓可大于與橋106的第二列的中點關聯的電壓。在另一個特定布置中，與橋106的第一列的中點關聯的電壓可小于與橋106的第二列的中點關聯的電壓。
[0025]—般地，易失性存儲元件102具有電路100通電時的狀態或值(例如，O或I)。響應于電路100斷電或被置于低電力狀態(例如，用以在電路不被電子裝置使用時保存電力)，讀偏置/寫驅動器136可接收存儲信號148和易失性存儲元件102的狀態。根據該狀態，讀偏置/寫驅動器136向橋106提供驅動信號128-130，以設置MTJ 112-126的狀態。
[0026]例如，當非易失性存儲元件104將存儲的值是O時，讀偏置/寫驅動器136可使驅動信號128沿著驅動路徑152為高、使驅動信號130沿著驅動路徑154為低、使驅動信號132沿著驅動路徑156為低以及使驅動信號134沿著驅動路徑158為高。在這個示例中，驅動信號128和130使MTJ 112成為高狀態并且使MTJ 120成為低狀態，驅動信號130和134使MTJ 122成為低狀態并且使MTJ 124成為高狀態，驅動信號132和134使MTJ 118成為低狀態并且使MTJ126成為高狀態，并且驅動信號128和132使MTJ 114成為高狀態并且使MTJ 116成為低狀態。可供選擇地，當非易失性存儲元件104將存儲的值是I時，讀偏置/寫驅動器136可使驅動信號128沿著驅動路徑152為低、使驅動信號130沿著驅動路徑154為高、使驅動信號132沿著驅動路徑156為高以及使驅動信號134沿著驅動路徑158為低。在這個示例中，驅動信號128和130使MTJ 112成為低狀態并且使MTJ 120成為高狀態，驅動信號130和134使MTJ 122成為高狀態并且使MTJ 124成為低狀態，驅動信號132和134使MTJ 118成為高狀態并且使MTJ 126成為低狀態，并且驅動信號128和132使MTJ 114成為低狀態并且使MTJ 116成為高狀態。
[0027]在這個示例中，通過將MTJ 112-126設置成上述布置，可通過讀取與橋106的各列的中點(一般用140和142指示)關聯的值來檢測值(例如，對應于I或O的高或低)。例如，在圖示示例中，橋106具有與第一列的中點140關聯的第一外輸路徑(out path)P 160和與第二列的中點142關聯的第二外輸路徑N 162。一般地，感測放大器138可接收與第一列關聯的外輸P信號144和與第二列關聯的外輸N信號146。
[0028]當恢復對易失性存儲元件102的供電時，感測放大器138和讀偏置/寫驅動器136接收召回(recall)信號150，并且作為響應，讀偏置/寫驅動器136將橋頂部108和橋底部100偏置。一旦橋頂部108和橋底部100被偏置，感測放大器138就能夠檢測與外輸信號144和146關聯的差分電壓。然后，感測放大器138能夠基于該差分電壓確定與非易失性存儲元件104關聯的狀態。例如，當讀取存儲在橋106上的值時，讀偏置/寫驅動器136通過生成頂部信號160來偏置橋頂部108并且通過生成底部信號162來偏置橋底部110。作為響應，感測放大器138可檢測中點140和142的電壓作為外輸信號144和146的一部分。感測放大器138可部分基于外輸信號144或外輸信號146中哪個的電壓更大來確定該值(例如，?或I)，如以下將參照圖3更詳細描述的。
[0029]例如，感測放大器138包括一對交叉耦接的裝置(未例示)，這些裝置能夠將外輸信號144和146之間的電壓差分解析(resolve)為電源或地，從而生成可被提供回易失性存儲元件102的數字輸出。因此，在一個特定示例中，如果MTJ在處于高狀態時電阻為2而在處于低狀態時電阻為I并且將存儲的值是O JljMTJ 112、114、124和126具有電阻2并且MTJ 116、118、120和122具有值I。當橋頂部108和橋底部100被讀偏置/寫驅動器136偏置成VDD時，中點140具有0.33倍VSS的值并且中點142具有0.66倍VDD的值。可由感測放大器138檢測各中點140和142上的值，由于中點142具有比中點140高的電壓，因此交叉耦接的裝置可使電壓向著地解析。響應于識別到電壓被向著地解析，感測放大器138能夠將值O提供回易失性存儲元件102。
[0030]同樣地，在另一個特定示例中，如果MTJ在處于高狀態時電阻為2而在處于低狀態時電阻為I并且將存儲的值是I JljMTJ 112、114、124和126具有電阻I并且MTJ 116、118、120和122的值為2。當橋頂部108和橋底部100被讀偏置/寫驅動器136偏置成VDD時，中點140具有0.66倍VSS的值并且中點142具有0.33倍VDD的值。可由感測放大器138檢測各中點140和142上的值，并且由于中點140具有比中點142高的電壓，因此交叉耦接的裝置可使電壓向著VDD解析。響應于識別到電壓被向著VDD解析，感測放大器138能夠將值I提供回易失性存儲元件102。
[0031]在本示例中，當感測放大器138將電壓差分解析到地時，檢測到的值為0，并且當感測放大器138將電壓差分解析到電源時，檢測到的值為I。然而，應該理解，在其他示例中，感測放大器138可將值O分派給向著電源解析的電壓差分并且將值I分派到向著地解析的電壓差分。
[0032]在本示例中，橋106包括八個MTJ 112-126。然而，在一些實現方式中，與橋106關聯的電阻性元件或MTJ的數量與在MTJ之間分配與驅動信號128-132關聯的電壓而不造成存儲在MT J上的值中的一個或多個被反轉(f I i P)或切換所需的MT J的數量相關。例如，以下參照圖4描述包括十六個MTJ的橋。
[0033I圖2例示根據一些實現方式示出圖1的橋106的選擇部件的物理示圖。在圖示示例中，MTJ 112-126被示出是沿著金屬層的或被示出為物理布局的部分，包括經由橋頂部108、橋底部110、驅動路徑152-158、外輸路徑P 160和外輸路徑N 162的互連。例如，MTJ 118和MTJ 116經由驅動路徑152連接，MTJ 116和MTJ 114經由外輸路徑P 160連接，MTJ 114和MTJ112經由驅動路徑154連接，MTJ 112和MTJ 120經由橋頂部108連接，MTJ 120和MTJ 122通過驅動路徑156連接，MTJ 122和MTJ 124經由外輸路徑N 162連接，MTJ 124和MTJ 126經由驅動路徑158連接，并且MTJ 126和MTJ 118經由橋底部110連接。
[0034] —般地，當橋106將存儲的值為O時，寫驅動器(諸如，圖1的讀偏置/寫驅動器136)使驅動路徑152被驅動成低并且使驅動路徑154被驅動成高從而導致MTJ 116被置于低狀態并且MTJ 114被置于高狀態，使驅動路徑156被驅動成低并且使驅動路徑154被驅動成高從而導致MTJ 120被置于低狀態并且MTJ 112被置于高狀態，使驅動路徑158被驅動成高并且使驅動路徑156被驅動成低從而導致MTJ 124被置于高狀態并且MTJ 122被置于低狀態，并且使驅動路徑158被驅動成高并且使驅動路徑152被驅動成低從而導致MTJ 126被置于高狀態并且MTJ 118被置于低狀態。換句話講，當橋106將存儲的值為O時，驅動路徑152和驅動路徑156被驅動成低，驅動路徑154和驅動路徑158被驅動成高，從而沿著MTJ 116、118、120和122施加下電流(down current)并且沿著MTJ 112、114、124和126施加上電流(upcurrent)。
[0035]同樣地，當橋106將存儲的值為I時，寫驅動器使驅動路徑152被驅動成高并且使驅動路徑154被驅動成高從而導致MTJ 116被置于高狀態并且MTJ 114被置于低狀態，使驅動路徑156被驅動成高并且使驅動路徑154被驅動成低從而導致MTJ 120被置于高狀態并且MTJ 112被置于低狀態，使驅動路徑158被驅動成低并且使驅動路徑156被驅動成高從而導致MTJ 124被置于低狀態并且MTJ 122被置于高狀態，并且使驅動路徑158被驅動成低并且使驅動路徑152被驅動成高從而導致MTJ 126被置于低狀態并且MTJ 118被置于高狀態。以此方式，寫驅動器能夠將與橋106關聯的MTJ 112-126配置成當與電路關聯的電力被斷開時保持值O或I。換句話講，當橋106將存儲的值為O時，驅動路徑152和驅動路徑156被驅動成高，驅動路徑154和驅動路徑158被驅動成低，從而沿著MTJ 116、118、120和122施加上電流并且沿著MT J 112、114、124和126施加下電流。
[0036]在一些實現方式中，通過設置以上述方式向驅動路徑152-158施加電壓來配置MTJ112-126的電阻狀態，橋106可被配置成，當橋頂部108和橋底部100被讀偏置部件(諸如，圖1的讀偏置/寫驅動器136)偏置時，存儲感測放大器(諸如，以下參照圖3描述的感測放大器)能夠檢測到的值(例如，I或O)。
[0037]例如，在圖示示例中，讀偏置部件可將橋頂部108驅動成高并且將橋底部110驅動成低，從而基于MTJ 112-126的電阻狀態(如響應于寫驅動器向驅動路徑152-158施加各種電壓而配置的)，將第一電壓與外輸路徑P 160關聯并且將第二電壓與外輸路徑N 162關聯。在這種情形下，通過一個或多個感測放大器，可在外輸路徑P 160上檢測第一電壓并且在外輸路徑PN 162上檢測第二電壓。感測放大器可至少部分基于第一電壓和第二電壓之間的差分來確定存儲在橋106上的值。例如，感測放大器可包括一個或多個交叉耦接的裝置，這些裝置被配置成使第一電壓和第二電壓之間的電壓差分解析到電源或地，由此感測放大器可輸出對應于電源或地的數字值(諸如，O或I)。
[0038]圖3例示根據一些實現方式示出圖1的感測放大器138的選擇部件的部分邏輯示圖和部分電路示圖。一般地，感測放大器138響應于接收到使能(enable)信號302(諸如，圖1的召回信號150)而被配置成至少部分基于與圖1的外輸路徑P 144和外輸路徑N 146關聯的電壓之間的電壓差分，來確定或檢測當橋頂部和橋底部被讀偏置部件偏置時與圖1和圖2的非易失性存儲元件關聯的橋上存儲的值。例如，在圖示示例中，感測放大器138在阻抗路徑304處接收與外輸路徑P 160上的電壓關聯的外輸P信號144并且在阻抗路徑306處接收與外輸路徑N 162上的電壓關聯的外輸N信號146，并且如以下更詳細描述的，基于外輸P信號144和外輸N信號146之間的差分確定與非易失性存儲元件102關聯的數字值(例如，O或I)。
[0039]在圖示示例中，感測放大器138包括耦接到阻抗路徑304和306的兩個交叉耦接的裝置308和310。兩個交叉耦接的裝置308和310被布置成，使得基于外輸P信號144和外輸N信號146之間的電壓差分，阻抗路徑304和306解析到地或電源(例如，O或I)。以此方式，在將電子裝置通電時，感測放大器138可將數據輸出信號312作為數字信號I或O輸出到易失性存儲元件102。
[0040]在一個示例中，假定外輸P信號144高于外輸N信號146。在這個示例中，在控制阻抗路徑304的晶體管處接收的電壓大于在控制阻抗路徑306的晶體管處接收的電壓，從而使與阻抗路徑304關聯的電壓比起阻抗路徑306處的電壓被進一步下拉。因此，與阻抗路徑304關聯的電壓低于與阻抗路徑306關聯的電壓。當發生這個情況時，與交叉耦接的裝置308和310關聯的反饋回路使與阻抗路徑304關聯的電壓趨向地并且與阻抗路徑306關聯的電壓趨向電源，感測放大器138將此與阻抗路徑306關聯的電壓檢測為可作為數據輸出信號312的一部分輸出的高信號或I。
[0041]在替代示例中，假定外輸P信號144低于外輸N信號146。在這個示例中，在控制阻抗路徑304的晶體管處接收的電壓低于在控制阻抗路徑306的晶體管處接收的電壓，從而使與阻抗路徑306關聯的電壓比起阻抗路徑304處的電壓被進一步下拉。因此，與阻抗路徑304關聯的電壓高于與阻抗路徑306關聯的電壓。當發生這個情況時，與交叉耦接的裝置308和310關聯的反饋回路使與阻抗路徑304關聯的電壓趨向電源并且與阻抗路徑306關聯的電壓趨向地，感測放大器138將此與阻抗路徑306關聯的電壓檢測為可作為數據輸出信號312的一部分輸出的低信號或O。因此，以此方式，當恢復對電路供電時，感測放大器138能夠將與非易失性存儲元件關聯的橋的MTJ上存儲的高信號和低信號轉換(translate)成可被提供到易失性存儲元件102的數字信號。
[0042]在圖示示例中的感測放大器138提供被配置成感測圖1和圖2的非易失性存儲元件上存儲的值(O或I)的感測放大器的一個可能的實現方式。然而，應該理解，可利用其他實現方式的感測放大器來感測或檢測橋(例如，以下參照圖6描述的感測放大器)上存儲的值。
[0043]圖4例示根據一些實現方式示出用于保持斷電時間段的狀態的電路400的選擇部件的部分邏輯示圖和部分電路示圖。如上所述，在圖示示例中，電路400包括易失性存儲元件402和非易失性存儲元件404。一般地，在電路400通電時，可采用易失性存儲元件402存儲與電路400關聯的狀態或值。然而，在一些實現方式中，易失性存儲元件402響應于電路100斷電而不能夠保持數據或狀態。因此，在對電路400的供電減少的情況下，諸如，當電路400從啟用狀態轉變成低電力狀態或斷電狀態時，非易失性存儲元件404能夠從易失性存儲元件402讀取數據或狀態并且保持該數據和/或狀態，直到重新建立對電路400的供電。
[0044]非易失性存儲元件404可包括橋(一般用406指示)，該橋包括橋頂部408和橋底部410。橋406可由布置成兩列的多個電阻性元件(諸如，隧道結MTJ 412-442)形成。例如，在圖示示例中，橋406包括第一列MTJ 412-426和第二列MTJ 428-442。在圖示示例中，MTJ 412-442被布置成，使得MTJ 412-418和MTJ 428-434這八個布置在與橋406關聯的中點(一般用440和442指示)上方并且MTJ 420-426和MTJ 436-442這八個布置在中點440和442下方。
[0045]圖示示例可包括十六個MTJ 412-442而非與圖1的橋106關聯的八個MTJ 112-126，如在一些電子裝置中一樣，偏置電壓當分配到八個MTJ之間時可足以干擾與八個MTJ中的一個或多個關聯的電阻狀態。因此，在一些實現方式中，另外的MTJ可與橋關聯，如當前示例中例示的。
[0046]在圖示示例中，橋406被布置成，使得可用與橋406的上半部關聯的第一差分電壓和與橋46的下半部關聯的第二差分電壓來確定狀態或值。例如，非易失性存儲元件404包括與橋406的上半部關聯的外輸路徑Pl 446和外輸路徑NI 448以及與橋406的下半部關聯的外輸路徑P2 450和外輸路徑N2 452。在一些情況下，感測放大器454被配置成檢測與外輸路徑446-452關聯的電壓并且基于差分值將電壓解析到地或電源(例如，值O或I)，如以下參照圖6更詳細描述的。
[0047]在一些示例中，MTJ412-442中的每個被驅動成高狀態或低狀態。在一些實現方式中，可通過驅動驅動路徑454-470上的電壓(高或低)來設置與MTJ 412-442關聯的磁性自旋。在一些情況下，MTJ 412-442的狀態可被設置或布置成產生橋406上的一個或多個特定布置。特定布置中的每個導致感測放大器454可檢測的特定電壓差分。
[0048]在一種情形下，讀偏置/寫驅動器472可接收存儲信號476，存儲信號476可例如使讀偏置/寫驅動器472驅動驅動路徑456、462、464和470上的高電壓和驅動路徑458、460、466和468上的低電壓，以存儲值O。在這個示例中，與驅動路徑456、462、464和470關聯的高電壓和與驅動路徑458、460、466和468關聯的低電壓將MTJ 412、414、420、422、432、434、440和442置于高狀態并且將MTJ 416、418、424、426、428、430、436和438置于低狀態。
[0049]可供選擇地，讀偏置/寫驅動器472可接收存儲信號476，存儲信號476可使例如讀偏置/寫驅動器472驅動驅動路徑456、462、464和470上的低電壓和驅動路徑458、460、466和468上的高電壓，以存儲值I。在這個示例中，與驅動路徑456、462、464和470關聯的低電壓和與驅動路徑458、460、466和468關聯的高電壓將MTJ 412、414、420、422、432、434、440和442置于低狀態并且將MTJ 416、418、424、426、428、430、436和438置于高狀態。
[0050]在這個示例中，通過將MTJ 412-442設置成上述布置，可通過當向橋頂部408和橋底部410施加偏置時感測與外輸路徑446-452關聯的電壓來檢測值。例如，當恢復對易失性存儲元件402的供電時，感測放大器454和讀偏置/寫驅動器472可以接收召回信號474，并且作為響應，讀偏置/寫驅動器472將橋頂部408和橋底部410偏置。一旦橋頂部408和橋底部410被偏置，感測放大器454就能夠檢測與輸出信號446-452關聯的電壓，并且基于電壓，確定存儲在非易失性存儲元件404上的值。
[0051]例如，感測放大器454可包括一對交叉耦接的裝置(未例示)，這些裝置能夠解析與外輸路徑446-452關聯的電壓差分，從而生成可被提供回易失性存儲元件402的數字輸出。例如，在一種特定情形下，如果MTJ在處于高狀態時的電阻為2而在處于低狀態時的電阻為I并且將存儲的值是O JlJMTJ 412、414、420、422、432、434、440和442具有電阻2并且MTJ 416、418、424、426、428、430、436和438具有值I。當橋頂部408和橋底部410被讀偏置/寫驅動器472偏置時，外輸路徑Pl 446具有0.66的電壓，外輸路徑NI 448具有0.83的電壓，外輸路徑P2 450具有0.16的電壓，外輸路徑N2 452具有0.33的電壓。可由感測放大器454檢測與外輸路徑446-452中的每個關聯的電壓并且交叉耦接的裝置可使電壓向著地解析。響應于識別到電壓被向著地解析，感測放大器454能夠將值O提供回易失性存儲元件402。
[0052]同樣地，在另一種特定情形下，如果MTJ在處于高狀態時具有電阻2而在處于低狀態時具有電阻I并且將存儲的值是I，則MTJ 412、414、420、422、432、434、440和442具有電阻I并且MTJ 416、418、424、426、428、430、436和438具有值2。當橋頂部408和橋底部410被讀偏置/寫驅動器472偏置時，外輸路徑Pl 446具有0.83的電壓，外輸路徑NI 448具有0.66的電壓，外輸路徑P2 450具有0.33的電壓，外輸路徑N2 452具有0.16的電壓。可由感測放大器454檢測與外輸路徑446-452中的每個關聯的電壓并且交叉耦接的裝置可使電壓向著電源解析。響應于識別到電壓被向著電源解析，感測放大器454能夠將值I提供回易失性存儲元件402。
[0053]在本示例中，橋406包括十六個MTJ 412-442。然而，在一些實現方式中，與橋406關聯的電阻性元件或MT J的數量與在MT J之間分配偏置電壓而不造成存儲在MT J上的值中的一個或多個被反轉或切換所需的MTJ的數量相關。因此，應該理解，在其他實現方式中，橋406可具有另外的MTJ，當易失性存儲元件402斷電時，可利用這些MTJ存儲易失性存儲元件402的狀態。
[0054]圖5例示根據一些實現方式示出圖2的橋406的選擇部件的物理示圖。在圖示示例中，MTJ 412-442被示出是沿著金屬層的或被示出為物理布局的一部分，包括經由橋頂部408、橋底部410、驅動路徑456-470、外輸路徑Pl 446、外輸路徑NI 448、外輸路徑P2 450、外輸路徑N2 452、中點路徑P 444和中點路徑442的互連。
[0055]例如，MTJ 426和MTJ 424經由驅動路徑468連接，MTJ 424和MTJ 422經由外輸路徑P2 450連接，MTJ 422和MTJ 420經由驅動路徑464連接，MTJ 420和MTJ 418經由中點路徑440連接，MTJ 418和MTJ 416經由驅動路徑460連接，MTJ 416和MTJ 414經由外輸路徑Pl446連接，MTJ 414和MTJ 412經由驅動路徑456連接，MTJ 412和MTJ 428經由橋頂部408連接，MTJ 428和MTJ 430經由驅動路徑458連接，MTJ 430和MTJ 432經由外輸路徑NI 448連接，MTJ 432和MTJ 434經由驅動路徑462連接，MTJ 434和MTJ 436經由中點路徑442連接，MTJ 436和MTJ 438經由驅動路徑466連接，MTJ 438和MTJ 440經由外輸路徑N2 452連接，MTJ 440和MTJ 442經由驅動路徑470連接，并且MTJ 442和MTJ 426經由橋底部410連接。
[0056]—般地，當橋406將存儲的值為O時，寫驅動器(諸如，圖4的讀偏置/寫驅動器472)使驅動路徑456、462、464、470被驅動成高并且使驅動路徑458、460、466和468被驅動成低從而導致MTJ 412、414、420、422、432、434、440和442被置于高狀態并且組\1 416、418、426、424、428、430、436、438被置于低狀態。換句話講，當橋406將存儲的值為O時，驅動路徑456、462、464、470被驅動成高并且驅動路徑458、460、466和468被驅動成低，從而沿著MTJ 416、418、426、424、428、430、436、438施加下電流并且沿著MTJ 412、414、420、422、432、434、440和442施加上電流。
[0057]同樣地，當橋406將存儲的值為I時，寫驅動器使驅動路徑456、462、464、470被驅動成低并且使驅動路徑458、460、466和468被驅動成高從而導致MTJ 412、414、420、422、432、434、440和442被置于低狀態并且MTJ 416、418、426、424、428、430、436、438被置于高狀態。換句話講，當橋406將存儲的值為I時，驅動路徑456、462、464、470被驅動成低并且驅動路徑458、460、466和468被驅動成高，從而沿著MTJ 416、418、426、424、428、430、436、438施加上電流并且沿著MTJ 412、414、420、422、432、434、440和442施加下電流。
[0058]在一些實現方式中，通過配置以上述方式向驅動路徑152-158施加電壓來配置MTJ412-442的電阻狀態，橋406可被配置成，當橋頂部408和橋底部410被讀偏置部件(諸如，圖4的讀偏置/寫驅動器472)偏置時，存儲感測放大器(諸如，以下參照圖6描述的感測放大器)能夠檢測的值(例如，I或O)。
[0059]例如，在圖示示例中，讀偏置部件可將橋頂部408驅動成高并且將橋底部410驅動成低，從而基于MTJ 412-442的電阻狀態(如響應于寫驅動器向驅動路徑456-470施加各種電壓而配置的)，將第一電壓與外輸路徑Pl 446關聯，將第二電壓與外輸路徑NI 448關聯，將第三電壓與外輸路徑P2 450關聯，并且將第四電壓與外輸路徑N2 452關聯。在這種情形下，通過一個或多個感測放大器，可檢測第一電壓、第二電壓、第三電壓和第四電壓。感測放大器可至少部分基于第一電壓、第二電壓、第三電壓和第四電壓之間的差分來確定存儲在橋406上的值。例如，感測放大器可包括一個或多個交叉耦接的裝置，這些裝置被配置成使基于與外輸路徑446-452中的每個關聯的電壓將檢測到的電壓解析到電源或地，由此感測放大器可輸出對應于電源或地的數字值(諸如，O或I)。
[0060]圖6例示根據一些實現方式示出圖4的感測放大器454的選擇部件的部分邏輯示圖和部分電路示圖。一般地，感測放大器454響應于接收到使能路徑602上的使能信號(諸如，圖4的召回信號474)被配置成確定或檢測當橋頂部和橋底部被讀偏置部件偏置時與圖4和圖5的非易失性存儲元件關聯的橋上存儲的電壓差分。感測放大器454至少部分基于與外輸路徑446-452關聯的電壓來識別存儲在橋上的值。例如，在圖示示例中，感測放大器454在阻抗路徑604上接收與外輸路徑Pl 446關聯的第一電壓和與外輸路徑P2 450關聯的第二電壓并且在阻抗路徑606上接收與外輸路徑NI 448關聯的第三電壓和與外輸路徑N2 452關聯的第四電壓。感測放大器454能夠將電壓解析成電源或地，由此確定與非易失性存儲元件402關聯的數字值(例如，O或I)。
[0061]在圖示示例中，感測放大器454包括耦接到阻抗路徑604和606的兩個交叉耦接的裝置608和610。交叉耦接的裝置608和610被布置成，使得基于與路徑446-452關聯的電壓，組合電壓解析到地或電源(例如，O或I)。以此方式，在將電子裝置通電時，感測放大器454可沿著數據外輸路徑612將作為數字信號I或O的值輸出到易失性存儲元件402。
[0062]在一個示例中，假定與外輸路徑Pl446和外輸路徑P2 450關聯的電壓分別高于與外輸路徑NI 448和外輸路徑N2 452關聯的電壓。在這個示例中，在控制阻抗路徑604的晶體管處接收的電壓大于在控制阻抗路徑606的晶體管處接收的電壓，從而使與阻抗路徑604關聯的電壓比起阻抗路徑606處的電壓被進一步下拉。當發生這個情況時，與交叉耦接的裝置608和610關聯的反饋回路使與阻抗路徑604關聯的電壓趨向地并且與阻抗路徑606關聯的電壓趨向電源，感測放大器454將與阻抗路徑606關聯的電壓檢測為可被輸出到易失性存儲元件402的高信號或I。
[0063]在替代示例中，假定與外輸路徑Pl446和外輸路徑P2 450關聯的電壓分別低于與外輸路徑NI 448和外輸路徑N2 452關聯的電壓。在這個示例中，在控制阻抗路徑604的晶體管處接收的電壓小于在控制阻抗路徑606的晶體管處接收的電壓，從而使與阻抗路徑606關聯的電壓比起阻抗路徑604處的電壓被進一步下拉。當發生這個情況時，與交叉耦接的裝置608和610關聯的反饋回路使與阻抗路徑604關聯的電壓趨向電源并且與阻抗路徑606關聯的電壓趨向地，感測放大器454將與阻抗路徑606關聯的電壓檢測為可被輸出到易失性存儲元件402的低信號或O。因此，以此方式，當恢復對電路供電時，感測放大器454能夠將與非易失性存儲元件關聯的橋的MTJ上存儲的高信號和低信號轉換成可被提供到易失性存儲元件402的數字信號。
[0064]圖7例示根據一些實現方式示出用于物理不可克隆功能(PUF)的電路700的選擇部件的部分邏輯示圖和部分電路示圖。在一些情況下，由于與非易失性觸發器、邏輯門和/或其他電路關聯存儲的磁性取向難以檢測的事實，可利用非易失性觸發器、邏輯門、和/或其他電路作為裝置的一個或多個安全特征件(諸如，裝置專用指紋)。例如，在一些實現方式中，可使用以上參照圖1至圖6描述的非易失性觸發器、邏輯門、和/或其他電路來形成可用作并入觸發器、邏輯門、和/或其他電路的各裝置特有的簽名或指紋的PUF。
[0065]例如，在圖示示例中，電路700包括非易失性存儲元件702，非易失性存儲元件702包括連接到感測放大器706的橋704。一般地，橋704具有橋頂部708和橋底部710。橋704可由布置成兩列(如以上參照圖4描述的)的多個電阻性元件(諸如，隧道結或MTJ 712-742)形成。橋包括與第一列關聯的中點路徑P 744和與第二列關聯的中點路徑N 746。中點路徑P744被布置成，使得四個MTJ 712-718設置在中點路徑P 744上方并且四個MTJ 720-726設置在中點路徑P 744下方。同樣地，中點路徑P 746被布置成，使得四個MTJ 728-734設置在中點路徑N 744上方并且四個MTJ 736-742設置在中點路徑N 746下方。
[0066]感測放大器706連接到橋704的這兩列。例如，感測放大器706經由中點路徑P744連接到第一列并且經由中點路徑N 746連接到第二列。以此方式，感測放大器706能夠檢測與中點路徑P 744和中點路徑N 746關聯的電壓之間的電壓差分，例如，如以上參照圖3描述的。在一些情況下，與感測放大器706關聯的晶體管可被確定大小，以隨著溫度和電壓波動補償感測放大器706和MTJ 712-742的晶體管的操作變化。例如，在一個特定的示例中，感測放大器706的晶體管可以比MTJ 712-742大。
[0067]一般地，MTJ 712-742可通過如以上參照圖4討論的在橋上施加驅動電壓來設置或配置。如以上討論的，當通過寫驅動器施加驅動電壓時，MTJ被配置成使得在各列中，一半MTJ是高而一半MTJ是低。例如，在第一配置中，第一列中的MTJ 712、714、720、722可以是高，而MTJ 716、718、724和726可以是低。同樣地，在第一配置中，第二列中的MTJ 732、734、740和742可以是高，而MTJ 728、730、736和738可以是低。可供選擇地，在第二配置中，第一列中的MTJ 712、714、720、722可以是低，而MTJ 716、718、724和726可以是高。同樣地，在第二配置中，第二列中的MTJ 732、734、740和742可以是低，而MTJ 728、730、736和738可以是高。在任一個配置中，如果處于高狀態的MTJ中的每個的電阻狀態具有相同電阻并且處于低狀態的MTJ中的每個具有相同電阻，則與中點路徑P 744和中點路徑N 746關聯的電壓之間將沒有電壓差分，由此感測放大器706檢測不到差分。
[0068]然而，由于MTJ隧道勢皇厚度和MR的自然變化而導致的MTJ712-746的每個狀態的電阻的自然變化，在與中點路徑P 744關聯的電壓和與中點路徑N 746關聯的電壓之間將出現電壓差分。然后，感測放大器706可以將電壓差分解析成高狀態或低狀態(如以上參照圖3描述的)，以生成唯一輸出值(例如，O或I)。以此方式，可使用橋704生成除非已知否則會難以檢測的隨機值。
[0069]在一些特定示例中，與中點路徑P744關聯的電壓和與中點路徑N 746關聯的電壓可以十分類似或等同，以至于感測放大器706不能夠可靠地檢測或識別電壓差分，從而不能夠可靠地解析與橋704關聯的電壓差分。由于橋704具有兩種狀態或布置，因此當在第一狀態下電壓差分不可靠時，寫驅動可切換狀態，因為在大多數情況下感測放大器706能夠在這兩種狀態中的至少一個狀態下可靠地檢測與中點路徑P 744和中點路徑N 746關聯的電壓之間的電壓差分。
[0070]在一些情況下，通過將多個電路700并入裝置中，可基于與電路700中的每個關聯的高信號和低信號的自然輸出來生成PUF簽名。例如，隨機一系列位具有值I或O。另外，由于PUF簽名是基于MTJ 712-742的每個狀態的電阻的自然變化，因此PUF簽名是不容易識別或復制的。
[0071]圖8例示根據一些實現方式的利用PUF作為解鎖密鑰的一部分的裝置800的框圖。一般地，裝置800包括如以上參照圖7描述的被配置成生成隨機值(例如，O或I)的多個PUF電路802-808。例如，PUF電路802可生成用于解鎖裝置800的解鎖密鑰的第一數字810，PUF電路804可生成解鎖密鑰的第二數字812，第三PUF電路806可生成解鎖密鑰的第三數字814等等，直到第η個PUF電路808生成解鎖密鑰的第η個數字816。通過以此方式生成解鎖密鑰，裝置800此時具有不能被編程也不能被改變的標識符，因此難以被入侵。
[0072]裝置800還可包括解鎖電路818，解鎖電路818被配置成從裝置800的用戶或與裝置800關聯的外部源接收解鎖碼820作為輸入。在一些情況下，解鎖電路818被配置成將解鎖碼820與基于數字810-816生成的解鎖密鑰進行比較。在其他情況下，例如，在PUF電路802-808中的MTJ的電阻狀態隨著溫度波動而顯著變化并且使MTJ中的一些上的讀取錯誤的情況下，當解鎖碼的預定百分比的數字匹配數字810-816時，解鎖電路818可解鎖。
[0073]由于PUF電路802-808中的每個包括具有兩種狀態(例如，高和低)的MTJ的橋，因此在一些特定示例中，由數字810-816形成的解鎖密鑰可以是變化的。例如，寫驅動可在輸入每個成功的碼820之后反轉與所選擇的PUF電路802-808關聯的橋的狀態，使得由數字810-816形成的解鎖密鑰以裝置的擁有者在每次使用裝置之后已知的圖案來改變。在其他示例中，寫驅動器可基于時間長度、若干正確密鑰的輸入、天數以及其他反轉與所選擇的PUF電路802-808關聯的橋的狀態。在這些示例中，用戶可被提供以密鑰計時器，密鑰計時器在關聯的時間段期間為他們提供正確的解鎖碼820。
[0074]在一些情形(諸如圖示示例)下，PUF電路802-808中的每個可與ECC電路822關聯，以提高PUF電路802-808的整體可靠性。例如，在一些情況下，與PUF電路802-808關聯的MTJ中的一個或多個的狀態會受到干擾。當發生這個情況時，PUF電路802-808中的一個或多個輸出的數字810-816可能是錯誤的，然而，通過利用ECC電路，可在將解鎖密鑰與解鎖碼820進行比較之前校正一些錯誤讀取，從而提高PUF電路802-808的可靠性。ECC電路822可接收存儲在另外的非易失性元件(未示出)(諸如，圖1的非易失性存儲元件104或圖4的非易失性存儲元件404)中的校驗位信息。替代地，校驗位信息可被存儲為與PUF電路802-808中的一個或多個關聯的狀態。
[0075]圖9和圖10是例示用于存儲狀態和/或用作PUF電路的非易失性邏輯門的示例處理的流程圖。這些處理被例示為邏輯流程圖中的框的集合，這些框代表操作的順序，框中的一些或全部可用硬件、軟件或其組合來實現。在軟件的背景下，框代表存儲在一個或多個計算機可讀介質上的計算機可執行指令，這些指令當由一個或多個處理器執行時，執行所述操作。通常，計算機可執行指令包括執行特定功能或實現特定抽象數據類型的例程、程序、對象、部件、數據結構等。
[0076]描述操作的次序不應該被理解為是一種限制。所描述的任何數量的框可按任何次序和/或并行地組合以實現處理或替代處理，并非需要執行所有框。出于討論的目的，參照本文的示例中描述的框架、架構和環境來描述本文的處理，盡管可用各種其他框架、架構或環境來實現處理。
[0077]圖9例示根據一些實現方式示出用于保持斷電時間段的與非易失性存儲元件(諸如，圖1和圖4的非易失性存儲元件104和404)關聯的狀態的例示性處理900的示例流程圖。例如，可利用MRAM或ST-MRAM元件來生成用于在裝置或裝置的一部分被斷電時保持狀態的非易失性觸發器、非易失性邏輯門、和/或其他非易失性電路，如以上參照圖1至圖6描述的。
[0078]在902中，與非易失性存儲元件關聯的寫驅動器接收存儲信號和值(例如，O或I)，以在斷電時間段進行保持。例如，寫驅動器可從電壓存儲元件和/或與并入非易失性存儲元件和易失性存儲元件的電路關聯的另一個元件接收存儲信號和值。
[0079]在904中，寫驅動器將第一多個驅動路徑驅動成高并且將第二多個驅動路徑驅動成低，以將與非易失性存儲元件關聯的MTJ的橋布置為存儲與值關聯的狀態。在一些情況下，寫驅動器至少部分基于將存儲的值選擇將驅動路徑驅動成高并且將驅動路徑驅動成低。例如，如上所述，如果橋包括兩列的四個MTJ并且將存儲的值是O，則寫驅動器可將路徑驅動成高和低，以將第一列MTJ從橋頂部到橋底部布置為高、高、低、低、高、高、低、低并且將第二列MTJ從橋頂部到橋底部布置為低、低、高、高、低、低、高、高。可供選擇地，如果將存儲的值是I，則寫驅動器可將路徑驅動成高和低，以將第一列MTJ從橋頂部到橋底部布置為低、低、高、高、低、低、高、高并且將第二列MTJ從橋頂部到橋底部布置為高、高、低、低、高、高、低、低。
[0080]在906中，感測放大器和讀偏置部件接收召回信號。例如，可響應于檢測到再次帶電的易失性存儲元件來觸發召回信號。在其他情形下，可從并入非易失性存儲元件和易失性存儲元件的電路的各種其他元件接收召回信號。
[0081]在908中，讀偏置部件可偏置橋的頂部和橋的底部。例如，偏置電路可將橋頂部驅動成高并且將橋底部驅動成低，以形成沿著橋的一個或多個電壓差分。
[0082]在910中，感測放大器檢測與橋的第一列關聯的至少一個外輸路徑和與橋的第二列關聯的至少一個外輸路徑之間的一個或多個電壓差分。例如，感測放大器可具有一個或多個交叉耦接的裝置，所述交叉耦接的裝置使與外輸路徑關聯的電壓解析到電源或地(例如，I或O)。
[0083]在912中，感測放大器將值輸出到易失性存儲元件。例如，如果電壓已經解析到電源，則感測放大器可輸出諸如I的數字值。同樣地，如果電壓已經解析到地，則感測放大器可輸出諸如O的數字值。因此，通過利用包括橋的非易失性存儲元件，可在低電力或斷電時間段存儲狀態或值，所述橋由可以由寫驅動器配置的MTJ形成。
[0084]圖10例示根據一些實現方式示出利用非易失性存儲元件作為HJF的例示性處理1000的示例流程圖。例如，由于所存儲的與非易失性存儲元件關聯的磁性取向難以檢測的事實，導致在一些實現方式中，可利用非易失性存儲元件作為一個或多個安全特征件。例如，可使用非易失性存儲元件來形成PUF電路，PUF電路可組合起來用以生成難以檢測、難以改變并且各裝置特有的裝置簽名、指紋或解鎖碼。在一些特定實現方式中，可將誤差校正碼(ECC)電路與PUF電路結合使用，以改進輸出響應的一致性，從而改進PUF電路的整體可靠性。
[0085]在1002中，解鎖電路(諸如，圖8的解鎖電路818)從另一個電路或與裝置關聯的用戶接收解鎖碼。例如，裝置的用戶可在裝置允許用戶觸及至少一部分與裝置關聯的特征件之前輸入解鎖碼。
[0086]在1004中，解鎖電路從多個PUF電路接收解鎖密鑰的單個數字。例如，以上參照圖8描述的每個PUF電路能夠生成可被感測放大器檢測到并且解讀為O或I的高電壓或低電壓。由于高或低的電壓是取決于形成PUF電路的MTJ內的自然變化，因此值O或I是任意的，難以改變，并且難以檢測。在這個示例中，解鎖電路從每個PUF電路接收解鎖密鑰的不同數字，進而接收裝置特有的隨機密鑰。
[0087]在1006中，解鎖電路將解鎖碼與解鎖密鑰進行比較，并且在1008中，解鎖電路允許在超過閾值數量的解鎖碼和解鎖密鑰的數字匹配時訪問裝置。在一些情況下，閾值可以是解鎖密鑰和解鎖碼之間百分之百的數字匹配或者精確匹配。在其他示例中，在解鎖電路允許訪問裝置之前需要的匹配百分比可能較小(諸如，百分之九十五)，因為在一些情況下，溫度和/或電壓的變化會造成PUF電路中的一個或多個生成不期望的值。在一些特定情形下，解鎖電路可接收來自外部源的解鎖碼和來自PUF電路的多種形式的解鎖密鑰，并且如果解鎖碼匹配超過第二閾值數量的解鎖密鑰，則進行解鎖。
[0088]盡管已經用針對結構特征的語言描述了主題，但應理解，所附權利要求書中限定的主題不必限于所描述的特定特征。確切地，特定特征作為實現權利要求的例示形式被公開。
【主權項】
1.一種存儲元件，包括: 第一列電阻性元件； 第二列電阻性元件，所述第二列電阻性元件與所述第一列電阻性元件的電阻性元件數量相同； 橋頂部，其耦接到所述第一列電阻性元件的頂部電阻性元件和所述第二列電阻性元件的頂部電阻性元件，所述橋頂部被配置成從讀偏置部件接收第一偏置電壓； 橋底部，其耦接到所述第一列電阻性元件的底部電阻性元件和所述第二列電阻性元件的底部電阻性元件，所述橋底部被配置成從所述讀偏置部件接收第二偏置電壓； 第一外輸路徑，其耦接到所述第一列電阻性元件； 第二外輸路徑，其耦接到所述第二列電阻性元件； 與所述第一列電阻性元件關聯的第一驅動路徑和第二驅動路徑，所述第一驅動路徑被配置成從寫驅動器接收第一驅動電壓，并且所述第二驅動路徑被配置成從所述寫驅動器接收第二驅動電壓；以及 與所述第二列電阻性元件關聯的第三驅動路徑和第四驅動路徑，所述第三驅動路徑被配置成從寫驅動器接收第三驅動電壓，并且所述第四驅動路徑被配置成從所述寫驅動器接收第四驅動電壓，其中，所述第一驅動電壓、所述第二驅動電壓、所述第三驅動電壓和所述第四驅動電壓配置所述第一列電阻性元件中的電阻性元件和所述第二列電阻性元件中的電阻性元件的狀態，以當所述橋頂部和所述橋底部被偏置時將第一輸出電壓與所述第一外輸路徑關聯并且將第二輸出電壓與所述第二外輸路徑關聯。2.根據權利要求1所述的存儲元件，其中: 所述存儲元件至少部分基于所述第一驅動路徑、所述第二驅動路徑、所述第三驅動路徑和所述第四驅動路徑上的所述第一驅動電壓、所述第二驅動電壓、所述第三驅動電壓和所述第四驅動電壓被置于第一狀態和第二狀態中所選擇的一個； 所述第一狀態與所述第一輸出電壓大于所述第二輸出電壓關聯；以及 所述第二狀態與所述第二輸出電壓大于所述第一輸出電壓關聯。3.根據權利要求2所述的存儲元件，其中: 在所述第一狀態下: 所述第一列電阻性元件的頂部起一半電阻性元件被置于低電阻狀態并且所述第一列電阻性元件的底部起一半電阻性元件被置于高電阻狀態；以及 所述第二列電阻性元件的頂部起一半電阻性元件被置于高狀態并且所述第二列電阻性元件的底部起一半電阻性元件被置于低電阻狀態；以及在所述第二狀態下: 所述第一列電阻性元件的頂部起一半電阻性元件被置于高電阻狀態并且所述第一列電阻性元件的底部起一半電阻性元件被置于低電阻狀態；以及 所述第二列電阻性元件的頂部起一半電阻性元件被置于低狀態并且所述第二列電阻性元件的底部起一半電阻性元件被置于高電阻狀態。4.根據權利要求1所述的存儲元件，其中，所述電阻性元件是磁性隧道結。5.根據權利要求1所述的存儲元件，其中，感測放大器被配置成至少部分基于與所述第一外輸路徑關聯的電壓和與所述第二外輸路徑關聯的電壓來確定所述存儲元件的狀態。6.—種電路，包括: 易失性存儲元件，其被配置成當所述電路處于第一模式時存儲與所述電路關聯的狀態； 非易失性存儲元件，其具有第一電阻模式和第二電阻模式并且被配置成當所述電路處于第二模式時，將與所述電路關聯的狀態存儲為第一電阻狀態或第二電阻狀態中的一個； 寫驅動器，其被配置成檢測所述易失性存儲元件的狀態并且通過響應于接收到存儲信號向所述非易失性存儲元件施加多個驅動電壓來配置與所述非易失性存儲元件關聯的當前電阻狀態，所述存儲信號指示所述電路正從所述第一模式轉變成所述第二模式；以及感測放大器，其被配置成至少部分基于所述非易失性存儲元件的所述當前電阻狀態來確定狀態并且響應于接收到召回信號將該狀態輸出到所述易失性存儲元件，所述召回信號指示所述電路正從所述第二模式轉變成所述第一模式。7.根據權利要求6所述的電路，其中，所述第一模式是通電模式并且所述第二模式是休眠模式、低電力模式或斷電模式中的至少一個。8.根據權利要求6所述的電路，還包括響應于接收到所述召回信號偏置所述非易失性存儲元件的讀偏置部件，所述偏置使所述非易失性存儲元件上的電壓差分能被所述感測放大器檢測到。9.根據權利要求8所述的電路，其中，所述讀偏置部件和所述寫驅動器是所述電路的同一部件。10.根據權利要求8所述的電路，其中，所述非易失性存儲元件包括: 第一列電阻性元件； 第二列電阻性元件，所述第二列電阻性元件與所述第一列電阻性元件的電阻性元件數量相同； 橋頂部，其耦接到所述第一列電阻性元件的頂部電阻性元件和所述第二列電阻性元件的頂部電阻性元件，所述橋頂部被配置成從讀偏置部件接收第一偏置電壓； 橋底部，其耦接到所述第一列電阻性元件的底部電阻性元件和所述第二列電阻性元件的底部電阻性元件，所述橋底部被配置成從所述讀偏置部件接收第二偏置電壓； 第一外輸路徑，其耦接到所述第一列電阻性元件； 第二外輸路徑，其耦接到所述第二列電阻性元件； 與所述第一列電阻性元件關聯的第一驅動路徑和第二驅動路徑，所述第一驅動路徑被配置成從寫驅動器接收第一驅動電壓并且所述第二驅動路徑被配置成從所述寫驅動器接收第二驅動電壓；以及 與所述第二列電阻性元件關聯的第三驅動路徑和第四驅動路徑，所述第三驅動路徑被配置成從寫驅動器接收第三驅動電壓并且所述第四驅動路徑被配置成從所述寫驅動器接收第四驅動電壓，其中，所述第一驅動電壓、所述第二驅動電壓、所述第三驅動電壓和所述第四驅動電壓配置所述第一列電阻性元件中的電阻性元件和所述第二列電阻性元件中的電阻性元件的狀態，以當所述橋頂部和所述橋底部被偏置時將第一輸出電壓與所述第一外輸路徑關聯并且將第二輸出電壓與所述第二外輸路徑關聯，并且所述感測放大器至少部分基于所述第一輸出電壓和所述第二輸出電壓來確定所述狀態。11.根據權利要求10所述的電路，其中，所述非易失性存儲元件具有能由所述寫驅動器配置的第一電阻模式和第二電阻模式，在所述第一電阻模式下，所述第一輸出電壓大于所述第二輸出電壓，并且在所述第二電阻模式下，所述第二輸出電壓大于所述第一輸出電壓。12.根據權利要求10所述的存儲元件，其中: 在所述第一電阻模式下: 所述第一列電阻性元件的頂部起一半電阻性元件被置于低電阻狀態并且所述第一列電阻性元件的底部起一半電阻性元件被置于高電阻狀態；以及 所述第二列電阻性元件的頂部起一半電阻性元件被置于高狀態并且所述第二列電阻性元件的底部起一半電阻性元件被置于低電阻狀態；以及在所述第二電阻模式下: 所述第一列電阻性元件的頂部起一半電阻性元件被置于高電阻狀態并且所述第一列電阻性元件的底部起一半電阻性元件被置于低電阻狀態；以及 所述第二列電阻性元件的頂部起一半電阻性元件被置于低狀態并且所述第二列電阻性元件的底部起一半電阻性元件被置于高電阻狀態。13.根據權利要求10所述的電路，其中，所述電阻性元件是磁性隧道結。14.一種存儲元件，所述存儲元件包括: 第一列電阻性元件； 第二列電阻性元件，所述第二列電阻性元件與所述第一列電阻性元件的電阻性元件數量相同； 橋頂部，其耦接到所述第一列電阻性元件的頂部電阻性元件和所述第二列電阻性元件的頂部電阻性元件，所述橋頂部被配置成從讀偏置部件接收第一偏置電壓； 橋底部，其耦接到所述第一列電阻性元件的底部電阻性元件和所述第二列電阻性元件的底部電阻性元件，所述橋底部被配置成從所述讀偏置部件接收第二偏置電壓； 第一外輸路徑，其耦接到所述第一列電阻性元件的頂部部分； 第二外輸路徑，其耦接到所述第一列電阻性元件的底部部分； 第三外輸路徑，其耦接到所述第二列電阻性元件的頂部部分； 第四外輸路徑，其耦接到所述第二列電阻性元件的底部部分； 與所述第一列電阻性元件的頂部部分關聯的第一驅動路徑和第二驅動路徑，所述第一驅動路徑被配置成從寫驅動器接收第一驅動電壓并且所述第二驅動路徑被配置成從所述寫驅動器接收第二驅動電壓；以及 與所述第一列電阻性元件的底部部分關聯的第三驅動路徑和第四驅動路徑，所述第三驅動路徑被配置成從所述寫驅動器接收第三驅動電壓并且所述第四驅動路徑被配置成從所述寫驅動器接收第四驅動電壓； 與所述第二列電阻性元件的頂部部分關聯的第五驅動路徑和第六驅動路徑，所述第五驅動路徑被配置成從所述寫驅動器接收第五驅動電壓并且所述第六驅動路徑被配置成從所述寫驅動器接收第六驅動電壓； 與所述第二列電阻性元件的底部部分關聯的第七驅動路徑和第八驅動路徑，所述第七驅動路徑被配置成從所述寫驅動器接收第七驅動電壓并且所述第八驅動路徑被配置成從所述寫驅動器接收第八驅動電壓，其中，所述第一驅動電壓、所述第二驅動電壓、所述第三驅動電壓、所述第四驅動電壓、所述第五驅動電壓、所述第六驅動電壓、所述第七驅動電壓和所述第八驅動電壓配置所述第一列電阻性元件中的電阻性元件和所述第二列電阻性元件中的電阻性元件的狀態，以當所述橋頂部和所述橋底部被偏置時將所述第一驅動電壓與所述第一外輸路徑關聯、將所述第二驅動電壓與所述第二外輸路徑關聯、將第三驅動電壓與所述第三外輸路徑關聯并且將第四驅動電壓與所述第四外輸路徑關聯。15.根據權利要求14所述的存儲元件，還包括: 與所述第一列電阻性元件關聯的第一中點路徑，所述第一中點路徑使所述第一列電阻性元件的第一半設置在所述第一中點路徑上方并且使所述第一列電阻性元件的第二半設置在所述第一中點路徑下方;以及 與所述第二列電阻性元件關聯的第二中點路徑，所述第二中點路徑使所述第二列電阻性元件的第一半設置在所述第二中點路徑上方并且使所述第二列電阻性元件的第二半設置在所述第二中點路徑下方。16.根據權利要求15所述的存儲元件，其中，與所述存儲元件關聯的狀態是通過感測放大器至少部分基于與所述第一中點路徑關聯的第五電壓和與所述第二中點路徑關聯的第六電壓來檢測的。17.根據權利要求16所述的存儲元件，其中，所述狀態能被利用以生成與物理不可克隆功能關聯的值。18.根據權利要求14所述的存儲元件，其中，與所述存儲元件關聯的狀態是通過感測放大器至少部分基于與所述第一外輸路徑關聯的所述第一輸出電壓、與所述第二外輸路徑關聯的所述第二驅動電壓、與所述第三外輸路徑關聯的所述第三輸出電壓和與所述第四外輸路徑關聯的所述第四驅動電壓來檢測的。19.根據權利要求18所述的存儲元件，其中，所述感測放大器響應于確定所述狀態來輸出信號值。20.根據權利要求14所述的存儲元件，其中，所述電阻性元件是磁性隧道結。
【文檔編號】G11C11/02GK106068538SQ201580012910
【公開日】2016年11月2日
【申請日】2015年3月10日 公開號201580012910.4, CN 106068538 A, CN 106068538A, CN 201580012910, CN-A-106068538, CN106068538 A, CN106068538A, CN201580012910, CN201580012910.4, PCT/2015/19659, PCT/US/15/019659, PCT/US/15/19659, PCT/US/2015/019659, PCT/US/2015/19659, PCT/US15/019659, PCT/US15/19659, PCT/US15019659, PCT/US1519659, PCT/US2015/019659, PCT/US2015/19659, PCT/US2015019659, PCT/US201519659
【發明人】T·安德烈
【申請人】艾沃思賓技術公司