基于磁阻式隨機存取存儲器的編程電壓的物理不可克隆函數的制作方法
【專利說明】基于磁阻式隨機存取存儲器的編程電壓的物理不可克隆函數
[0001 ] 優先權要求
[0002]本專利申請案主張2013年9月9日提交的發明名稱為“基于磁阻式隨機存取存儲器的編程電壓的物理不可克隆函數(PHYSICALLY UNCLONABLE FUNCT1N BASED ONPROGRAMMING VOLTAGE OF MAGNETORESISTIVE RAND0M-ACCESS MEMORY)” 的第61/875，566號美國臨時專利申請案以及2013年11月5日提交的發明名稱為“基于磁阻式隨機存取存儲器的編程電壓的物理不可克隆函數(PHYSICALLY UNCLONABLE FUNCT1N BASED ONPROGRAMMING VOLTAGE OF MAGNETORESISTIVE RAND0M-ACCESS MEMORY)” 的第 14/072，537號美國非臨時專利申請案的優先權，這些申請案的全部揭示內容特此以引用的方式明確并入本文中。
技術領域
[0003]各個特征涉及物理不可克隆函數(PUF)，且具體來說涉及基于磁阻式隨機存取存儲器(MRAM)單元的陣列的編程電壓的PUF。
【背景技術】
[0004]片上PUF是采用集成電路(IC)內部的制造工藝變化的芯片唯一的詢問-響應機構。當向PUF施加物理刺激(即，詢問)時，PUF由于刺激與采用PUF的裝置的物理微觀結構的復雜交互而以不可預測的但可重復的方式產生響應。此準確微觀結構取決于在采用PUF的裝置的制造期間引入的不可預測的物理因素。PUF的“不可克隆性”意指采用PUF的每個裝置具有將詢問映射到響應的唯一的且不可預測的方式，即使一個裝置以與另一表面相同裝置相同的過程制造。因此，以與另一裝置的PUF相同的詢問-響應行為構造PUF幾乎是不可行的，因為對制造工藝的準確控制是不可行的。
[0005]MRAM是與常規RAM不同的非易失性隨機存取存儲器，其替代地將數據作為電子自旋而不是電荷存儲在磁性存儲元件內。圖1說明形成現有技術中存在的MRAM電路單元的一部分的磁性存儲元件100的簡化示意圖。參考圖1，磁性存儲元件100包含通過非常薄的絕緣層106分隔開的第一鐵磁層102及第二鐵磁層104。磁性層102、104各自保持具有特定方向極性的磁場。也稱為“釘扎參考層”的第二磁性層104可為具有固定的磁極性(如通過實線箭頭所展示)的永磁體。也稱為“自由層”的第一磁性層102的磁極性不固定且可通過外部磁場(圖中未展示)改變。舉例來說，如通過虛線箭頭所指示，第一磁性層102的磁極性可與第二磁性層104的磁極性平行或反平行定向。薄絕緣層106由將兩個磁性層102、104分隔開的非常薄的絕緣材料制成。薄絕緣層106也稱為“隧穿層”，因為所述絕緣層106太薄，使得盡管隧穿層106是絕緣體，電子也可流過(S卩，遂穿過)其在兩個磁性層102、104之間的厚度。
[0006]如果第一磁性層102的極性經定向，使得其平行于第二磁性層104，那么層102、104之間的電阻相對較低(即，低電阻狀態)。此狀態可視為表示數據位“O”狀態(邏輯狀態“O”)。相比之下，如果第一磁性層102的極性經定向，使得其反平行于第二磁性層104，那么層102、104之間的電阻相對較高(S卩，高電阻狀態)。此狀態可視為表示數據位“I”狀態(邏輯狀態T)。
[0007]圖2說明現有技術中存在的MRAM電路單元200。耦合到磁性存儲元件100的晶體管202控制電流流過存儲元件100。如果晶體管202接通，那么電流如通過向下虛線箭頭所指示流過磁性存儲元件100。取決于磁性存儲元件100的電阻狀態(S卩，邏輯狀態)，電流將相對較高或相對較低。因此，可通過接通晶體管202及測量穿過讀取線204的電流而從MRAM電路單元200讀取數據。相對較高的電流意指磁性存儲元件的電阻狀態低且因此存儲“O”位。相對較低的電流意指磁性存儲元件的電阻狀態高且因此存儲“I”位。
[0008]參考圖1及2，可通過改變第一磁性層102的極性而將數據寫入單元200(即，可改變邏輯狀態)。編程信號206(例如，寫入線信號)將致使第一磁性層102的極性改變方向的電壓/電流供應到磁性存儲元件100，并且由此所存儲的數據位從“O”改變到“I”或從“I”改變到“O”。編程信號206的電壓(本文中還稱為“編程信號電壓VPS”)必須超過磁性存儲元件100的轉變電壓Vt，以便發生數據位轉變。
[0009]需要實施基于MRAM單元的PUF的方法及設備。此類基于MRAM的PUF可提供用于唯一地識別例如集成電路等電子裝置的安全裝置，及/或提供用于密碼安全算法的安全加密密鑰。

【發明內容】

[0010]一個特征提供實施物理不可克隆函數(PUF)的方法。所述方法包括將磁阻式隨機存取存儲器(MRAM)單元的陣列初始化到第一邏輯狀態，其中所述MRAM單元中的每一者具有大于第一電壓￥:且小于第二電壓％的隨機轉變電壓VT，所述轉變電壓Vt表示致使所述MRAM單元從所述第一邏輯狀態轉變到第二邏輯狀態的電壓電平;及將編程信號電壓Vps施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機地將狀態從所述第一邏輯狀態改變到所述第二邏輯狀態，其中所述編程信號電壓Vps大于所述第一電壓V1且小于所述第二電壓V2。根據一個方面，所述方法進一步包括向MRAM單元陣列發送詢問，所述詢問讀取所述陣列中的選定MRAM單元的邏輯狀態;及從所述MRAM單元陣列中獲得對所述詢問的響應，所述響應包含所述陣列中的所述選定MRAM單元的所述邏輯狀態。根據另一方面，編程信號電壓Vps約等于第三電壓V3，所述第三電壓對應于致使約一半MRAM單元將邏輯狀態從第一邏輯狀態改變到第二邏輯狀態的電壓電平。
[0011 ]根據一個方面，在施加編程信號電壓Vps之后，將陣列中的MRAM單元的邏輯狀態存儲在安全存儲器中。根據另一方面，在施加編程信號電壓Vps之后，陣列中的MRAM單元的邏輯狀態充當唯一地識別電子裝置的加密密鑰。根據又另一方面，第二電壓V2小于陣列中的MRAM單元中的任一者的擊穿電壓，其中所述擊穿電壓是MRAM單元的隧穿絕緣體層擊穿時所處的電壓。
[0012]根據一個方面，詢問包含MRAM單元地址信息，并且響應包含對應于所述MRAM單元地址信息的MRAM單元的數據位信息。根據另一方面，在施加編程信號電壓Vps之后，陣列中的MRAM單元的邏輯狀態由密碼安全算法利用。根據又另一方面，第一電壓V1小于MRAM單元陣列中的每個MRAM單元的轉變電壓Vt，并且第二電壓V2大于所述MRAM單元陣列中的每個MRAM單元的所述轉變電壓Vt。
[0013]另一特征提供用于實施物理不可克隆函數(PUF)的設備。所述設備包括磁阻式隨機存取存儲器(MRAM)單元的陣列，其各自具有大于第一電壓￥工且小于第二電壓％的隨機轉變電壓VT，其中所述轉變電壓Vt表示致使所述MRAM單元從第一邏輯狀態轉變到第二邏輯狀態的電壓電平;及處理電路，其以通信方式耦合到所述陣列，其中所述處理電路經配置以將MRAM單元的所述陣列初始化到所述第一邏輯狀態，并且將編程信號電壓Vps施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機地將狀態從所述第一邏輯狀態改變到所述第二邏輯狀態，所述編程信號電壓Vps大于所述第一電壓％且小于所述第二電壓V2。根據一個方面，所述處理電路進一步經配置以向MRAM單元陣列發送詢問，所述詢問讀取所述陣列中的選定MRAM單元的邏輯狀態并且從所述MRAM單元陣列中獲得對所述詢問的響應，所述響應包含所述陣列中的所述選定MRAM單元的所述邏輯狀
??τ O
[0014]另一特征提供用于實施物理不可克隆函數(PUF)的設備，其中所述設備包括用于將磁阻式隨機存取存儲器(MRAM)單元的陣列初始化到第一邏輯狀態的裝置，所述MRAM單元中的每一者具有大于電壓V1且小于電壓％的隨機轉變電壓VT，所述轉變電壓Vt表示致使所述MRAM單元從所述第一邏輯狀態轉變到第二邏輯狀態的電壓電平;及用于將編程信號電壓Vps施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機地將狀態從所述第一邏輯狀態改變到所述第二邏輯狀態的裝置，所述編程信號電壓Vps大于所述第一電壓V1且小于所述第二電壓V2。根據一個方面，所述設備進一步包括用于向MRAM單元陣列發送詢問的裝置，所述詢問讀取所述陣列中的選定MRAM單元的邏輯狀態;及用于從所述MRAM單元陣列中獲得對所述詢問的響應的裝置，所述響應包含所述陣列中的所述選定MRAM單元的所述邏輯狀態。
[0015]另一特征提供具有存儲于其上的指令的用于實施物理不可克隆函數(PUF)的計算機可讀存儲媒體，所述指令在由至少一個處理器執行時致使所述處理器將磁阻式隨機存取存儲器(MRAM)單元的陣列初始化到第一邏輯狀態，所述MRAM單元中的每一者具有大于第一電壓％且小于第二電壓％的隨機轉變電壓VT，所述轉變電壓VT表示致使所述MRAM單元從所述第一邏輯狀態轉變到第二邏輯狀態的電壓電平;及將編程信號電壓Vps施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機地將狀態從所述第一邏輯狀態改變到所述第二邏輯狀態，所述編程信號電壓Vps大于所述第一電壓V1且小于所述第二電壓V2。根據一個方面，所述指令進一步致使所述處理器向MRAM單元陣列發送詢問，所述詢問讀取所述陣列中的選定MRAM單元的邏輯狀態并且從所述MRAM單元陣列中獲得對所述詢問的響應，所述響應包含所述陣列中的所述選定MRAM單元的所述邏輯狀
??τ O
【附圖說明】
[0016]圖1說明形成現有技術中存在的MRAM電路單元的一部分的磁性存儲元件的簡化示意圖。
[0017]圖2說明現有技術中存在的MRAM電路單元