專利名稱：具有最佳特征阻抗的多段集成結合懸掛的磁記錄盤驅動器的制作方法
技術領域：
本發明總地涉及用于在磁記錄硬盤驅動器(HDD)中將讀/寫電路連接到讀/寫磁 頭的集成結合懸掛(ILS)，更具體地，涉及具有最佳特征阻抗的ILS。
背景技術：
在磁記錄HDD中，在氣墊滑動器(air-bearing slider)上形成讀/寫磁頭，所述 氣墊滑動器跨在旋轉盤上面的空氣薄膜上。由在其端部具有萬向架(gimbal)的彎曲構成 的機械懸掛將滑動器連接到盤驅動器的致動器臂。滑動器附于萬向架，所述萬向架允許盤 旋轉時氣墊上的微小移動。從讀/寫電路(一般是讀前置放大器/寫驅動器模塊或芯片)經由柔性線纜(flex cable)和懸掛到滑動器上的讀和寫元件要求電連接。將機械連接與電連接集成在一起的懸 掛被稱為集成結合懸掛(ILS)，其連接在柔性線纜和萬向架之間。一般的ILS通常是導電金 屬基板(如，不銹鋼)、絕緣電介質層(如，聚酰亞胺)以及導電銅線或電介質層上圖形化的 軌線(trace)的柔性疊層。寫驅動器電路針對正和負寫信號(+W和-W)中的每一個，一般提供到ILS的單點 輸入。寫驅動器電路提供電流經過ILS然后到寫元件或磁頭。寫驅動器電路電源電壓和經 過寫磁頭的電流的性能取決于ILS的特征阻抗。要求寫驅動器電路提供具有寬頻帶的信 號，這要求優化ILS的特征阻抗。然而，在ILS的設計方面存在物理限制，這成為實現最佳 特征阻抗的挑戰。例如，柔性線纜和萬向架均可能具有不利值的固定阻抗，并且ILS可能具 有固定長度，這在優化ILS的特征阻抗方面呈現出困難。此外，沿著ILS的壓焊塊(pad)和 通孔(via)處的容性負載也可能向從寫驅動器電路發送到寫磁頭的寬帶信號增加不可忽 視的集總干擾。需要的是具有最佳特征阻抗的ILS的HDD，以及用于在各種物理限制下設計ILS以 對于寬帶信號完整性具有最佳特征阻抗的方法。

發明內容
本發明涉及磁記錄盤驅動器中的集成結合懸掛(ILS)，其中，柔性線纜與萬向架之 間的ILS的傳輸線部分具有固定長度，并由多個互連的段構成，每一個均具有其自身的特 征阻抗。在任何兩個段之間的結合部位，在導電軌線的寬度上存在變化。固定長度的段的 阻抗的變化是其軌線寬度的變化的函數。選擇段的數量及其特征阻抗值，以產生具有從寫 驅動器到寫磁頭的實質上平坦的組延遲的最大頻率帶寬。為了本發明的性質和優點的更完全理解，應當與附圖一起對下面的詳細描述進行參考。


圖1是硬盤驅動器的磁頭/盤組件(HDA)的頂部平面視圖，并且圖示了具有根據現有技術的電軌線互連(electrical trace interconnect)的集成結合懸掛(ILS)。圖2A是示出了根據現有技術的柔性線纜壓焊塊部分和萬向架部分之間的傳輸線 的ILS的平面視圖。圖2B是通過圖2A中的ILS的部分2B-2B的展開截面視圖，以圖示其疊層結構。圖2C是通過圖2A中的ILS的部分2C-2C的展開截面視圖，并圖示了 ILS中的窗 口或間隙。圖3是差分信號模式的示意性表示，并圖示了對于根據現有技術的寫驅動器電路 和寫磁頭之間的互連的阻抗貢獻，并且示出了具有特征阻抗的ILS的傳輸線的固定長度伸展。圖4是差分信號模式的示意性表示，并圖示了對于根據本發明的寫驅動器電路和 寫磁頭之間的互連的阻抗貢獻，并且示出了具有多條傳輸線段(每一個均具有其特征阻 抗)的ILS的固定長度傳輸線。圖5是根據本發明的加窗金屬底板之上兩條傳輸線段之間的結合部位的圖示。圖6是圖示根據本發明的、用于選擇ILS的固定長度傳輸線伸展中傳輸線段數量 及其特征阻抗以為多段傳輸線提供最佳總特征阻抗的方法的流程圖。圖7是與根據本發明的多段傳輸線互連的組延遲曲線圖的示例。
具體實施例方式圖1是硬盤驅動器10的磁頭/盤組件(HDA)的頂部平面視圖。硬盤驅動器10具 有至少一個承載梁組件(load beam assembly) 20，所述承載梁組件20具有集成結合懸掛 (ILS)或柔性部分30，其擁有連接至讀/寫磁頭四的導電互連軌線或線的陣列32。承載梁 組件20附連于與E-塊M連接的剛性臂22。盤驅動器10包括支撐主軸14的剛性底座12， 所述主軸14支撐一大堆盤，包括頂部盤16。由主軸電機(未示出)旋轉主軸14，所述主軸 電機用于在彎曲箭頭17所示的方向上旋轉盤。盤驅動器10還包括旋轉致動器組件40，其 在支點41旋轉地安裝到底座12。致動器組件40是音圈電機(VCM)致動器，其包括固定到 底座12的磁組件42和音圈43。當被控制電路(未示出)通電時，音圈43移動，由此利用 附連著的臂22和承載梁組件20旋轉E-塊24，以將磁頭四定位到盤上的數據磁道。軌線 互連陣列32在一端連接到讀/寫磁頭四，且在其另一端連接到被緊固至E-塊M —側的電 模塊或芯片50中所包含的讀/寫電路。芯片50包括讀前置放大器/寫驅動器電路。圖2A是示出萬向架部分51和柔性線纜壓焊塊部分52之間的傳輸線段31的ILS 30的平面視圖。ILS 30是由三層構成的疊層導電基板、絕緣電介質層、電軌線或線的導 電層以及可選的絕緣電介質覆蓋層。萬向架部分51支撐包含讀/寫磁頭四(圖1)的滑動 器(未示出)，并且具有引導向用于到滑動器上的壓焊塊的電連接的壓焊塊陽的導電軌線 53。ILS 30具有電連接端34，其連接到萬向架部分51上的軌線53。柔性線纜壓焊塊部分 52具有多個電連接壓焊塊，如電連接到芯片50(圖1)的壓焊塊M、56。ILS 30具有電連接 端36，其連接到柔性線纜壓焊塊部分52上的壓焊塊M、56。多個交錯導電軌線或線32通 常沿著柔性線纜壓焊塊部分52與萬向架部分51之間的ILS 30的主體或傳輸線段31，彼此 平行地延伸。線32將芯片50中的寫驅動器與附于萬向架端部51的滑動器上的寫磁頭連 接。
5
圖2B和2C是示出分組為第一集合的線71、73、75、77和第二集合的線72、74、76、 78的線32(圖2A)的軌線互連陣列的傳輸線段31的截面視圖。線71-78 —般由銅形成， 且被圖示為攜帶差分寫信號(+W和-W)，其中所述信號交錯。ILS 30還包括導電軌線或線 57(圖2A)，其將芯片50中的讀前置放大器與附連于萬向架端部51的滑動器上的寫磁頭連接。圖2B是通過圖2A中的傳輸線段31的部分2B-2B的展開截面視圖，并示出了其疊 層結構。傳輸線段31包括大體上平的支撐構件60、多個交錯導電軌線或線(如，第一集合 中的線71、73、75、77和第二集合中的線72、74、76、78)以及可選的絕緣電介質覆蓋層66。 線71-78攜帶差分寫信號(+W和-W)，其中所述信號交錯。支撐構件60包括導電底座或基 板62(—般由金屬(如，不銹鋼)形成)以及軌線71-78與基板62之間的絕緣層64(由電 介質材料(如，聚酰亞胺)形成)。支撐基板62 —般大約18微米厚，并且絕緣電介質層64 一般大約10微米厚。可選的電介質覆蓋層66也一般由聚酰亞胺形成為線71-78頂部之上 大約15微米的厚度。傳輸線段31還包括疊層的基板62中的多個窗口或間隙33，如圖2A所示。這在圖 2C中示出，圖2C為圖2A的部分2C-2C的截面視圖。在間隙中，在電介質層64下面不存在 不銹鋼。所述間隙減小了導電基板62引起的信號損失。交錯、導電基板62和窗口或間隙 33允許傳輸線段31的互連特征阻抗&的更寬調整。圖3是對于寫驅動器電路與寫磁頭之間的互連的阻抗貢獻的示意圖示。寫驅動器 電路具有源電阻Rs和電源電壓Vs，并且感應寫磁頭具有在有效負載電阻器Mi上集總的歐姆 或磁損耗。要求寫驅動器電路提供寬帶信號，其一般具有從0. IGHz那么低上至3. OGHz (或 者在將來更高數據速率硬盤驅動器系統中更高)的相關頻率內容。寫驅動器電路連接到 柔性線纜，所述柔性線纜連接到ILS 30的柔性線纜壓焊塊部分52。互連的這些部分貢獻 被表示為到Za3的阻抗，其通常是固定而不能改變的，以優化總阻抗。壓焊塊(如，壓焊 塊56(圖2Α))所引起的寄生電容Cpad和對于ILS的部分31中的交叉軌線的通孔所引起的 寄生電容Cvia被表示為集總分量。類似地，寫磁頭連接到ILS30的萬向架部分51。互連的 這部分貢獻被表示為4的阻抗，其通常是固定而不能改變的，以優化總阻抗。對于部分31 中的交錯軌線的通孔所引起的寄生電容Cvia貢獻因此，在圖3的現有技術互連中，僅 傳輸線31可以使其特征阻抗&對于寬帶信號的傳輸是最佳的。然而，傳輸線31具有固定 長度。傳輸線31的這種伸展越長，這種伸展對于從寫驅動器到寫磁頭的互連的整體性能的 影響就越大。應該優化特征阻抗&，以對于具有平坦的組延遲的信號確保期望頻率帶寬的 傳輸。組延遲是信號通過傳輸線的時間變化率的測量。組延遲是頻率、傳輸線的長度和沿 互連的阻抗的函數。對于HDD中使用的一般傳輸長度來說，一般以皮秒度量組延遲。如這 里使用的，實質上平坦的組延遲意味著寬頻帶信號的所有頻率都具有處于自基礎組延遲值 (通常取為感興趣的最低頻率處的組延遲)的某些允許偏移內的組延遲。例如，對于0. IGHz 到3. OGHz的頻率帶寬，實質上平坦的組延遲可以是這樣的所有頻率的組延遲都在低頻組 延遲的某一百分比(如，百分之一、五或十)或依賴于使用的特定寫驅動器的要求的另一值 內。用于提高信號質量的現有技術方法在關注均衡構成完整信號路徑的各部分的影 響的情況下，將寫驅動器形成至寫磁頭。這些方法包括調整柔性線纜和萬向架部分的特征阻抗。然而，由于這些區域中的物理限制，調整在阻抗值方面被限制，所述阻抗值可以在制 造中沒有主要變化的情況下實現。另外，例如通過在各自電容器區域中使得軌線更寬來向 軌線增加更多金屬，有意地向Cpad和Cvia的電容值增加額外電容。在本發明中，傳輸線31由多段傳輸線131代替，其中每一段具有其自身的特征阻 抗。在US 7，417，818B2中描述了用于調整寫電流過沖脈沖目的的多段傳輸線。為了實現必 要的過沖，要求第一段(連接寫驅動器的那個)具有與寫驅動器的阻抗Zto匹配的阻抗A1, 并且要求從第一段到與寫磁頭連接的那一段的每一個連續的段具有連續的更小阻抗。在本發明中，如稍后將要描述的那樣，用于尋找對于多段的最佳特征阻抗的方法 與現有技術非常不同，但是將會明白的是，具有單個特征阻抗的傳輸線的伸展(圖3)是多 段傳輸線(圖4)在所有段都具有相同特征阻抗時的特殊情況。圖4是根據本發明的各個 傳輸線段對于寫驅動器電路與寫磁頭之間互連的阻抗貢獻的示意性圖示。在圖4中，以分 別具有特征阻抗^ll到^l7的七段(131-1到131-7)的傳輸線131來描繪ILS 130。然而， 本發明不限于特定數量的段。在任意兩段之間的結合部位，在軌線的寬度上存在變化。這 在圖5中繪出，其為段131-1和131-2之間的一般結合部位，安排在窗口 33之上，并示出了 具有軌線寬度dl的段131-1和具有軌線寬度d2的段131-2。固定長度段的阻抗的變化是 其軌線寬度的變化的函數。因此，如果131-1和131-2具有大于dl的d2，那么^l2將小于 Ztll，其中Ztll和τ說分別是包含131-1和131-2的傳輸線段的特征阻抗。在本發明中，選擇段 的數量及其特征阻抗值，以產生具有從寫驅動器到寫磁頭的實質上平坦的組延遲的最大帶 寬。寫磁頭模型中的電阻器&是來自寫驅動器的信號需要傳遞到的負載元件。將參照圖6的流程圖，說明用于系統地選擇傳輸線段的數量及其特征阻抗以 提供具有從寫驅動器到電阻器&的實質上平坦的組延遲的最大帶寬的方法。可以通過 使用執行阻抗、帶寬和組延遲的計算的商用軟件(如，來自Applied Wave Research的 Microwave Office )來執行該方法。首先，在塊300中，設置值Vs、Rs和&以及柔性線纜和對于柔性線纜壓焊塊52和 萬向架部分51的連接的阻抗值Zal到和此外，設置Cpad的值、Cvia值以及Cpm和Lh 的值。這些值是已知的，或者根據特定寫驅動器、磁頭和柔性線纜設計而計算出。然后，在 塊305中，對于總長度的傳輸線131，計算單段(N = 1)傳輸線的最佳特征阻抗&。這將是 導致具有平坦組延遲的最大頻率帶寬的值4。保存取得的最大帶寬(對于N= 1，BW(N))。接下來，在塊310中，將段的數量增大1(N = N+1)。在塊315中，搜索對于^11-ZJ的各集合的值，以找到產生具有實質上平坦的組延 遲的最大帶寬的集合。存在可用于找到最佳阻抗集合的值[^11-Zcin]的許多優化算法和策 略，如Gradient (梯度法)、Simplex (單形法)，并包括試錯法。例如，對于N大于等于2的N 的每一個值，對于第一次試驗，可以選擇N段具有實質上相同的長度，然后計算值[Ztll-ZJ。 對于接下來的試驗，可以將N段的長度選擇為不同。找到并保存產生具有實質上平坦的組 延遲的最大帶寬的集合[Ztll-ZJ。還保存以該當前數量的段所獲得的最大帶寬。在塊320，相對于BWmax (N-I)測試BWmax (N)。如果BWmax (N)大于先前計算出的 BWmax(N-I)(塊320輸出處的“是”)，那么處理返回到塊310，其中段的數量增加了 1，并且處 理繼續。如果BWmax(N)小于先前計算出的BWmax(N-I)(塊320輸出處的“否”)，那么這指示 對于測試的N-I段情況，已經實現了最大頻率帶寬(BWmax)的最佳結果，并且值[^11到Afr1)]_被檢索，并用作N-I段的特征阻抗值(塊325)。正常終止(塊320輸出處的“否”)將出 現在K = N+1。然而，對于段的數量可以設置實際限制以終止處理，并且該點處的最佳結果 將用作設計的最佳結果。可以將對于段的數量的該限制建立為傳輸線段可用的總長度和在 最終設計中使用的信號的最大相關頻率(傳輸線中的較小波長)的函數。這是因為，在小 于一小部分(1/10或1/20的部分)波長的長度的情況下，對于傳輸線段存在可忽略的傳輸 線影響。圖6的方法僅僅是用以選擇阻抗值的數量和最佳集合的一種算法。該方法的變形 是可能的。由于可以根據可用的總長度和待發送信號的最大相關頻率來確定最小可使用的 傳輸線段長度，因此可以確定要實驗的段的最大數量。因而，可以試驗從1到該最大數量的 所有數量的段，以找到最好的方案。此外，試驗值[^ll-ZcJ的集合的實際算法可以是用以解 決數值優化問題的任何算法。此外，該方法可以進行修改，以使得每當算法依次找到具有實質上相同特征阻抗 的兩個或更多段的傳輸線的時候，可以將這些段實現為具有該相同特征阻抗的單條伸展的 傳輸線。這種實現將使得最終的設計看起來具有不等長度的多個段。此外，可以將待測試 的特征阻抗的值限制到可制造的值范圍。圖7是對于與根據本發明的多段傳輸線互連的組延遲曲線圖的示例。傳輸線具有 35mm的固定長度。圖6的流程圖中的方法導致七個段(N = 7)的選擇，其中將段長度選擇 為相等，每一個均具有5mm的長度。如通過使用圖6的流程圖中的方法而確定的Ztll到^7的 值分別是79、38、79、38、80、40和84 Ω。在設計傳輸線時，通過對于每一個單獨段適當設計 軌線寬度來獲得阻抗的各個值^ll到^7，如圖5所示。如圖7所示，這導致具有大約0. IGHz 到6. IGHz的平坦組延遲的最大頻率帶寬。盡管本發明已經具體示出，并且參照優選實施例加以描述，但是本領域的技術人 員將理解，在不脫離本發明的精神和范圍的情況下，可以進行形式和細節上的各種變化。據 此，所公開的發明被認為僅僅是示例性的，且僅在如所附權利要求中指定的范圍中受到限 制。
8
權利要求
1.一種在具有含有電源電壓Vs和感應寫磁頭的寫驅動器電路的磁記錄盤驅動器中用 于寫驅動器電路到寫磁頭的電連接的集成結合懸掛ILS，所述ILS包括柔性線纜部分，其用于到所述寫驅動器電路的連接，且具有固定的特征阻抗；萬向架部分，其用于到所述寫磁頭的連接，且具有固定的特征阻抗；以及固定長度的傳輸線，其連接所述柔性線纜部分與所述萬向架部分，并且包括N個傳輸 線段，其中N是大于等于2的整數，每一個段均具有特征阻抗。
2.如權利要求1所述的ILS，其中，N個段具有實質上相同的長度。
3.如權利要求1所述的ILS，其中，N個段具有不同的長度。
4.如權利要求1所述的ILS，其中，所述傳輸線包括多個導電軌線，并且其中，第一段的 軌線寬度與連接到所述第一段的第二段的軌線寬度不同。
5.如權利要求4所述的ILS，其中，每一段的軌線寬度與連接到每一所述段的各段的軌 線寬度不同。
6.如權利要求1所述的ILS，其中，以低頻和高頻之間的預定頻率帶寬，發送從所述寫 驅動器電路到所述寫磁頭的信號，并且其中，在跨越所述預定頻率帶寬的各頻率，N個段的 特征阻抗導致對于從所述寫驅動器電路到所述寫磁頭的信號的實質上平坦的組延遲，所述 實質上平坦的組延遲是這樣的組延遲跨越所述預定頻率帶寬的組延遲未偏移超過所述低 頻處的組延遲的預定百分比。
7.如權利要求6所述的ILS，其中，所述預定頻率帶寬在大約0.IGHz和3. OGHz之間， 并且其中，跨越所述預定頻率帶寬的組延遲未偏移超過0. IGHz處的組延遲的10%。
8.一種用于磁記錄盤驅動器中寫驅動器電路到寫磁頭的電連接的集成結合懸掛ILS， 所述ILS包括柔性線纜部分，其用于到所述寫驅動器電路的連接，且具有固定的特征阻抗；萬向架部分，其用于到所述寫磁頭的連接，且具有固定的特征阻抗；以及固定長度的傳輸線，其具有將所述柔性線纜部分與所述萬向架部分進行連接的多個導 電軌線，并且包括N個傳輸線段，其中N是大于等于2的整數，每一個段均具有特征阻抗，并 且其中，每一段的軌線寬度與連接到每一所述段的各段的軌線寬度不同；并且其中，以低頻和高頻之間的預定頻率帶寬，傳送從所述寫驅動器電路到所述寫磁頭的 信號，并且其中，在跨越所述預定頻率帶寬的頻率處，N個段的特征阻抗導致對于從所述寫 驅動器電路到所述寫磁頭的信號的實質上平坦的組延遲，所述實質上平坦的組延遲是這樣 的組延遲跨越所述預定頻率帶寬的組延遲未偏移超過所述低頻處的組延遲的預定百分 比。
9.如權利要求8所述的ILS，其中，所述預定頻率帶寬在大約0.IGHz和3. OGHz之間， 并且其中，跨越所述預定頻率帶寬的組延遲未偏移超過0. IGHz處的組延遲的10%。
10.一種用于優化集成結合懸掛ILS的特征阻抗的方法，所述ILS將磁記錄盤驅動器的 寫驅動器電路電連接到磁記錄盤驅動器的感應寫磁頭，其中，以預定頻率帶寬發送從在電 源電壓Vs處的寫驅動器電路到損耗以電阻器&表示的感應寫磁頭的信號，并且其中，所述 ILS包括柔性線纜部分，其具有固定的特征阻抗，連接到所述寫驅動器電路；萬向架部分， 其具有固定的特征阻抗，連接到所述寫磁頭；以及固定長度的傳輸線，其連接所述柔性線纜 部分與所述萬向架部分，所述方法包括對于每一個整數N = 2到N = K，其中K是大于等于3的整數，確定導致具有實質上平 坦的組延遲的最大頻率帶寬的N個傳輸線段中的每一個的特征阻抗Ztll到Zcin的集合，以及 選擇導致最大頻率帶寬的N的值。
11.如權利要求10所述的方法，其中，確定導致N段傳輸線的頻率帶寬的特征阻抗的集 合的步驟包括當K = N+1段傳輸線的頻率帶寬小于N段傳輸線的頻率帶寬時終止所述確定。
12.如權利要求10所述的方法，其中，確定導致N段傳輸線的頻率帶寬的特征阻抗的集 合的步驟包括當K等于預定極限時終止所述確定。
13.如權利要求10所述的方法，其中，對于來自所述寫驅動器電路的信號的所述預定 頻率帶寬在大約0. IGHz和3. OGHz之間，并且作為組延遲的所述預定平坦的組延遲未偏移 超過0. IGHz處的組延遲的10%。
全文摘要
在此公開了具有最佳特征阻抗的多段集成結合懸掛的磁記錄盤驅動器。磁記錄盤驅動器中的集成結合懸掛(ILS)具有由多個互連的段構成的柔性線纜與萬向架之間的ILS的傳輸線部分，每一個具有其自身的特征阻抗。在任何兩個段之間的結合部位，在傳輸線的導電軌線的寬度上存在變化。固定長度的段的阻抗的變化是其軌線寬度的變化的函數。選擇段的數量及其特征阻抗值，以產生具有從寫驅動器到寫磁頭的實質上平坦的組延遲的最大頻率帶寬。
文檔編號G11B5/48GK102097102SQ20101058247
公開日2011年6月15日 申請日期2010年12月10日 優先權日2009年12月10日
發明者約翰·T·康特雷拉斯, 魯伊斯·M·弗蘭卡-內托 申請人:日立環球儲存科技荷蘭有限公司