憶容器的實現電路的制作方法
【技術領域】
[0001] 本實用新型設及記憶性電路元件的結構領域，特別設及一種磁控式憶容器的實現 電路W及任意階次的磁控式憶容器的實現電路。
【背景技術】
[0002] 1971年，美國伯克利大學的蔡少棠教授分析了基礎電子器件的電壓、電流、電荷和 磁通對稱性后，提出應該存在第四種電子器件，即憶阻器。憶阻器的電阻與歷史狀態有關， 具有記憶能力。2008年，由HP實驗室的科學家Stanley Williams領導的團隊在極其嚴格 的實驗條件下得到了憶阻器的物理實現。
[0003] 近年來，類似憶阻器具有記憶效應的電子器件或系統被陸續發現，如憶容器、憶感 器等。該些器件的狀態變量表現出明顯的記憶效應，其狀態變量關系曲線具有遲滯性。憶 容器中體現該種滯回關系的是q-v曲線。目前國內外學者對記憶系統的研究主要集中在憶 阻器上，對憶容器和憶感器的研究較少，很多已知的憶容器結構都是在憶阻器的基礎上變 換得出，結構復雜。
[0004] 公開于該【背景技術】部分的信息僅僅旨在增加對本實用新型的總體背景的理解，而 不應當被視為承認或W任何形式暗示該信息構成已為本領域一般技術人員所公知的現有 技術。 【實用新型內容】
[0005] 本實用新型的目的在于提供一種憶容器的實現電路，從而克服在憶阻器的基礎上 變換得出的憶容器結構復雜的缺點。
[0006] 為實現上述目的，本實用新型提供了一種一階憶容器的實現電路，包括：第一運算 放大器、第二運算放大器、第一電容、第二電容、第=電容、電阻、反饋電阻、電流反饋運算放 大器W及第一乘法器；所述第一運算放大器的正相輸入端與所述第一乘法器的第一輸入端 W及所述電流反饋運算放大器的TZ端相連，所述第二運算放大器的輸出端與所述第一乘 法器的第二輸入端相連，所述第一電容的一端與所述第二運算放大器的輸出端相連；所述 第二運算放大器的反相輸入端與所述第一電容的另一端W及所述電阻的一端相連，所述反 饋電阻與所述第一電容并聯，所述第一運算放大器的輸出端與所述電阻的另一端W及所述 第一運算放大器的反相輸入端相連，所述電流反饋運算放大器的反相輸入端與所述第二電 容的一端相連，所述第二電容的另一端與所述第一乘法器的輸出端相連，所述第=電容的 一端與所述第一乘法器的輸出端相連。
[0007] 上述技術方案中，所述電流反饋運算放大器的型號為AD844。
[000引本實用新型的另一目的在于提供一種二階憶容器的實現電路，從而克服在憶阻器 的基礎上變換得出的憶容器結構復雜的缺點。
[0009] 為實現上述目的，本實用新型提供了一種二階憶容器的實現電路，在所述第一乘 法器之后添加第二乘法器，所述第一乘法器的兩個輸入端與所述第二運算放大器的輸出端 相連，所述第二乘法器的一個輸入端與所述第一乘法器的輸出端相連，所述第二乘法器的 另一個輸入端與所述第一運算放大器的正相輸入端相連，所述第二乘法器的輸出端與所述 第二電容和所述第=電容的一端相連。
[0010] 本實用新型的另一目的在于提供一種采用上述二階憶容器的實現電路的任意階 次憶容器電路的實現方法，從而克服在憶阻器的基礎上變換得出的憶容器結構復雜的缺 點。
[0011] 為實現上述目的，本實用新型提供了一種采用上述二階憶容器的實現電路的任意 階次憶容器的實現電路，包括在所述第二乘法器后繼續增加到N個乘法器W對應成為N階 憶容器電路。
[0012] 與現有技術相比，本實用新型具有如下有益效果：
[0013] 1.本實用新型中的憶容器的實現電路，測量電路所得的q-v曲線符合磁控式憶容 器表現出的明顯的記憶效應，其狀態變量關系曲線具有滯回性，因此，該實現電路相當于一 個磁控式憶容器。
[0014] 2.電路結構簡單，參數調節方便。
[0015] 3.改變乘法器的數量，即可對應實現任意階次磁控式憶容器電路。
【附圖說明】
[0016] 圖1是根據本實用新型的一階憶容器電路的電路原理圖。
[0017] 圖2是根據本實用新型的二階憶容器電路的電路原理圖。
[001引圖3是根據本實用新型的N階憶容器電路的電路原理圖。
[0019] 圖4是根據本實用新型的一階憶容器電路在正弦電壓作用下的q-v特性曲線圖。
[0020] 圖5是根據本實用新型的二階憶容器電路在正弦電壓作用下的q-v特性曲線圖。
【具體實施方式】
[0021] 下面結合附圖，對本實用新型的【具體實施方式】進行詳細描述，但應當理解本實用 新型的保護范圍并不受【具體實施方式】的限制。
[0022] 除非另有其它明確表示，否則在整個說明書和權利要求書中，術語"包括"或其變 換如"包含"或"包括有"等等將被理解為包括所陳述的元件或組成部分，而并未排除其它 元件或其它組成部分。
[0023] 如圖1所示，根據本實用新型【具體實施方式】的一種憶容器的實現電路，包括：第一 運算放大器Ui、第二運算放大器&、第一電容Cl、第二電容〔2、第；電容C3、電阻Ri、反饋電阻 Rf、電流反饋運算放大器AD844 W及第一乘法器Ai;在該實施例中，電流反饋運算放大器采 用型號為AD844的運算放大器，第一運算放大器Ui的正相輸入端與第一乘法器Ai的第一輸 入端W及電流反饋運算放大器AD844的TZ端相連，第二運算放大器&的輸出端與第一乘法 器Ai的第二輸入端相連，第一電容Cl的一端與第二運算放大器U2的輸出端相連；第二運算 放大器&的反相輸入端與第一電容C 1的另一端W及電阻R 1的一端相連，第二運算放大器 &的正相輸入端接地電位，反饋電阻R f與第一電容C 1并聯，第一運算放大器的輸出端與電 阻Ri的另一端W及第一運算放大器Ui的反相輸入端相連，電流反饋運算放大器AD844的正 相輸入端接地W及電流反饋運算放大器AD844的反相輸入端與第二電容C2的一端相連，第 二電容C2的另一端與第一乘法器A 1的輸出端相連，第S電容C 3的一端與第一乘法器A 1的 輸出端相連，另一端接地電位，其中將第一運算放大器Ui的正相輸入端和第S電容C 3的接 地一端引出作為等效憶容器電路的輸入端口。
[0024] 上述為一階憶容器的實現電路，下述對實現電路的憶容器滯回特性進行驗證，在 圖1中，根據運算放大器積分電路的性質，可W得到第二運算放大器&的輸出端電壓為：
[0025]
【主權項】
1. 一種憶容器的實現電路，其特征在于，包括：第一運算放大器、第二運算放大器、第 一電容、第二電容、第三電容、電阻、反饋電阻、電流反饋運算放大器以及第一乘法器；所述 第一運算放大器的正相輸入端與所述第一乘法器的第一輸入端以及所述電流反饋運算放 大器的TZ端相連，所述第二運算放大器的輸出端與所述第一乘法器的第二輸入端相連，所 述第一電容的一端與所述第二運算放大器的輸出端相連；所述第二運算放大器的反相輸 入端與所述第一電容的另一端以及所述電阻的一端相連，所述反饋電阻與所述第一電容并 聯，所述第一運算放大器的輸出端與所述電阻的另一端以及所述第一運算放大器的反相輸 入端相連，所述電流反饋運算放大器的反相輸入端與所述第二電容的一端相連，所述第二 電容的另一端與所述第一乘法器的輸出端相連，所述第三電容的一端與所述第一乘法器的 輸出端相連。
2. 根據權利要求1所述的實現電路，其特征在于，所述電流反饋運算放大器的型號為 AD844,所述第二電容與所述第三電容的電容值相等。
3. -種采用權利要求1所述憶容器的實現電路的二階憶容器的實現電路，其特征在 于，在所述第一乘法器之后添加第二乘法器，所述第一乘法器的兩個輸入端與所述第二運 算放大器的輸出端相連，所述第二乘法器的一個輸入端與所述第一乘法器的輸出端相連， 所述第二乘法器的另一個輸入端與所述第一運算放大器的正相輸入端相連，所述第二乘法 器的輸出端與所述第二電容和所述第三電容的一端相連。
4. 一種采用權利要求3所述二階憶容器的實現電路的任意階次憶容器的實現電路，其 特征在于，包括在所述第二乘法器后繼續增加到N個乘法器以對應成為N階憶容器電路。
【專利摘要】本實用新型公開了一種憶容器的實現電路，包括第一運算放大器、第二運算放大器、第一電容、第二電容、第三電容、電阻、反饋電阻、電流反饋運算放大器以及第一乘法器；憶容器的實現電路由上述部件相互連接而成，測量電路所得的q-v曲線符合磁控式憶容器表現出的明顯的記憶效應，其狀態變量關系曲線具有滯回性，因此，該實現電路相當于一個磁控式憶容器，且電路結構簡單，參數調節方便。
【IPC分類】G06F17-50
【公開號】CN204331729
【申請號】CN201420772906
【發明人】陸益民, 金麒麟, 黃險峰
【申請人】廣西大學
【公開日】2015年5月13日
【申請日】2014年12月9日