串行解串器裝置及其異步轉換方法
【技術領域】
[0001 ] 本發明是有關于串行解串器(串行器(Serializer)/解串器(Deserializer))裝置，特別是有關于應用在串行解串器裝置的中不同鎖相回路裝置的間的異步轉換方法。
【背景技術】
[0002]本發明揭露一種串行解串器裝置，包括第一鎖相回路裝置、第二鎖相回路裝置和正反器。第一鎖相回路裝置接收第一周期的第一頻率信號，并產生第二周期的第二頻率信號和第三周期的第三頻率信號。第一鎖相回路裝置依據第一、第二和第三頻率信號產生旗標信號，并將旗標信號傳送至第二鎖相回路裝置。第二鎖相回路裝置同步接收第一頻率信號，并產生第三周期的第四頻率信號。第二鎖相回路裝置依據第一和第四頻率信號對具有相位差異的旗標信號取樣得到重置信號，使重置信號與相位差異無關。正反器接收重置信號和第四頻率信號，并對應產生與第二頻率信號同步且相同的第五頻率信號。

【發明內容】

[0003]本發明的一示范性實施例提供一種串行解串器裝置。該串行解串器裝置包括一第一鎖相回路裝置、一第二鎖相回路裝置、以及一正反器。該第一鎖相回路裝置用以接收一第一周期的一第一頻率信號，并對應產生小于該第一周期的一第二周期的一第二頻率信號和一第三周期的一第三頻率信號，其中該第二周期是該第三周期的兩倍。該第二鎖相回路裝置用以同步接收該第一頻率信號，并對應產生該第三周期的一第四頻率信號。該正反器連接至該第二鎖相回路裝置，用以接收該第二鎖相回路裝置輸出的一重置信號和一第四頻率信號，并對應產生與該第二頻率信號同步且相同的一第五頻率信號，其中該第一鎖相回路裝置依據該第一頻率信號、該第二頻率信號和該第三頻率信號輸出一旗標信號；其中該旗標信號傳遞至該第二鎖相回路裝置時已具有一相位差異；以及其中該第二鎖相回路裝置依據該第一頻率信號和該第四頻率信號產生一取樣信號，并使用該取樣信號對具有該相位差異的該旗標信號取樣得到該重置信號，使該重置信號與該相位差異無關。
[0004]本發明的一示范性實施例提供一種用于一串行解串器裝置的異步轉換方法。該異步轉換方法包括同步發送一第一周期的一第一頻率信號至該串行解串器裝置的一第一鎖相回路裝置和一第二鎖相回路裝置;透過該第一鎖相回路裝置產生小于該第一周期的一第二周期的一第二頻率信號和一第三周期的一第三頻率信號，其中該第二周期是該第三周期的兩倍;透過該第一鎖相回路裝置輸出一旗標信號，其中該旗標信號是產生自該第一鎖相回路裝置的該第一頻率信號、該第二頻率信號和該第三頻率信號，且該旗標信號傳遞至該第二鎖相回路裝置時已具有一相位差異;透過該第二鎖相回路裝置產生該第三周期的一第四頻率信號;透過該第二鎖相回路裝置產生一取樣信號，其中該取樣信號是產生自該第二鎖相回路裝置的該第一頻率信號和該第四頻率信號;使用該取樣信號對具有該相位差異的該旗標信號取樣得到一重置信號，使該重置信號與該相位差異無關；以及透過該串行解串器裝置的一正反器接收該重置信號和該第四頻率信號，以對應產生與該第二頻率信號同步且相同的一第五頻率信號。
【附圖說明】
[0005]圖1是依據本發明的一第一實施例實現串行解串器裝置10的區塊圖；
[0006]圖2是依據本發明第一實施例說明串行解串器裝置10中各個頻率信號的頻率圖；
[0007]圖3是依據本發明的第二實施例實現旗標電路30的一電路圖；
[0008]圖4A至圖4D是依據本發明第二實施例說明旗標電路30中各個頻率信號的頻率圖；
[0009]圖5A至圖5D是依據本發明的第三實施例說明旗標電路30中各個頻率信號的頻率圖；
[0010]圖6是依據本發明的一第四實施例實現適用于串行解串器裝置10的異步轉換方法的一流程圖。
【具體實施方式】
[0011]本揭露所附圖示的實施例或例子將如以下說明。本揭露的范疇并非以此為限。習知技藝者應能知悉在不脫離本揭露的精神和架構的前提下，當可作些許更動、替換和置換。在本揭露的實施例中，組件符號可能被重復地使用，本揭露的數種實施例可能共享相同的組件符號，但為一實施例所使用的特征組件不必然為另一實施例所使用。
[0012]圖1是依據本發明的一第一實施例實現一串行解串器裝置10的區塊圖。在本發明第一實施例中，串行解串器裝置10包括一第一鎖相回路裝置11、一第二鎖相回路裝置12、以及一邏輯電路13。第一鎖相回路裝置11用以供應不同頻率信號至串行解串器裝置10中的各種低頻電路，例如，時鐘數據復原(Clock Data Recovery，⑶R)電路。第二鎖相回路裝置12則用以供應不同時鐘信號作為串行解串器裝置10中的接收路徑所需高頻頻率信號。
[0013]在本發明第一實施例中，第一鎖相回路裝置11和第二鎖相回路裝置12同步接收相同的一第一周期的一參考頻率信號REF100IN，其中前述第一周期的時間長度為10奈秒(亦即第一頻率信號1^?100爪的頻率為1001取)。
[0014]在本發明第一實施例中，第一鎖相回路裝置11依據參考頻率信號REF100IN產生/輸出一第二周期的一頻率信號CK250和一第三周期的一頻率信號CK500，其中前述第二和第三周期的時間長度分別為4奈秒和2奈秒(亦即頻率信號CK250和頻率信號CK500的頻率分別為250MHz和500MHz)。邏輯電路13分別接收頻率信號CK250和頻率信號CK500，并分別對應輸出第二周期的頻率信號LP_CTSCK250和第三周期的頻率信號LP_CTSCK500至一以太網絡物理層收發器 14(ethernet physical layer transceiver 14,EPHY TX 14)。在本發明第一實施例中，以太網絡物理層收發器14所接收的頻率信號LP_CTSCK250和LP_CTSCK500同步于參考頻率信號REF100IN。
[0015]在本發明第一實施例中，第二鎖相回路裝置12依據參考頻率信號REF100IN產生/輸出第二周期的一頻率信號TPLCK250和第三周期的一頻率信號TPLCK500至串行解串器裝置10中的各個線道(lane)。在本發明第一實施例中，頻率信號TPLCK500被輸出至串行解串器裝置10中的各線道(lane)時的頻率同步于參考頻率信號REF100IN。
[0016]在本發明第一實施例中，前述第一、第二或第三周期的時間長度并不限定于此，本領域具有通常知識者能夠理解前述第一、第二或第三周期的時間長度可依照串行解串器裝置10的第一鎖相回路裝置11和第二鎖相回路裝置12的實際頻率需求而改變。
[0017]圖2是依據本發明第一實施例說明串行解串器裝置10中各個頻率信號的頻率圖。如圖2所示，在本發明第一實施例中，第三周期的頻率信號LP_CTSCK500和頻率信號TPLCK500皆已同步于參考頻率信號REF100IN。此時，串行解串器裝置10再透過一旗標電路保證第一鎖相回路裝置11對應的第二周期的頻率信號LP_CTSCK250和第二鎖相回路裝置12對應的第二周期的頻率信號TPLCK250彼此都能夠同步于參考頻率信號REF100IN。最后，當第一鎖相回路裝置11對應的第二周期的頻率信號LP_CTSCK250能同步于參考頻率信號REF100IN的時，第一鎖相回路裝置11就能夠使用頻率信號1^_0^0(250的上升沿正確傳送數據傳輸信號至以太網絡物理層收發器14;且當第二鎖相回路裝置12對應的頻率信號TPLCK250能同步于參考頻率信號REF100IN的時，第二鎖相回路裝置12就能夠使用頻率信號TPLCK250的下降沿正確接收來自以太網絡物理層收發器14的數據傳輸信號。因此，在本發明第一實施例中，如何設計前述旗標電路以保證頻率信號LP_CTSCK250和頻率信號TPLCK250彼此都能夠同步于參考頻率信號REF100IN成為急需克服的一議題。
[0018]圖3是依據本發明的一第二實施例實現一旗標電路30的一電路圖。在本發明第二實施例中，旗標電路30實現本發明第一實施例所提前述旗標電路，以保證頻率信號LP_CTSCK250和頻率信號TPLCK250彼此都能夠同步于參考頻率信號REF100IN。
[0019]為了方便敘述，在本發明第二實施例所示旗標電路30的中，第一實施例所述的參考頻率信號REF100IN是以第一周期的一第一頻率信號MlOO(或是T100)表示，第一實施例所述的頻率信號LP_CTSCK250是以第二周期的一第二頻率信號M250表示，第一實施例所述的頻率信號LP_CTSCK500是以第三周期的一第三頻率信號M500表示，第一實施例所述的頻率信號TPL