用于nand存儲器系統的高性能系統拓補的制作方法
【技術領域】
[0001]本發明通常涉及非易失性存儲器領域，且更具體地，涉及這種系統內的存儲器芯片的拓補。
【背景技術】
[0002]諸如從NAND閃存芯片形成的非易失性存儲器系統通常包括連接到多個存儲器芯片的一個或多個控制器芯片。在一些情況下，諸如在固態驅動器(SSD)中，存儲器芯片的數量可以非常大。例如，對于128GB或16GB的NAND的密度，具有100%過供應(冗余)的8TB的SSD驅動器將具有1024個NAND芯片。如果系統具有16個輸入/輸出(1)通道，每個通道具有64個NAND芯片。負擔NAND芯片的負荷的電容性插腳對系統時鐘操作頻率施加限制以保證信號完整性，因為驅動器可能不能處理累積的負荷。由于此，推動數據傳輸速率到更高頻率是一個挑戰。

【發明內容】

[0003]根據第一組一般方面，一種非易失性存儲器系統包括:存儲器部分，具有多個非易失性存儲器電路；以及總線結構。在存儲器部分中，每個存儲器電路包括非易失性存儲器單元的陣列和鎖存器電路，其中所述鎖存器電路能夠連接到總線輸入以從該總線輸入接收數據和命令，且能夠連接到總線輸出以提供數據和響應。響應于在所述總線輸入上接收到的命令，所述存儲器電路能夠在多個模式中操作，所述多個模式包括:通過模式，在該通過模式中所述存儲器陣列不活動，且通過鎖存器電路從總線輸入向總線輸出傳遞命令和數據；和活動模式，在該活動模式中所述存儲器陣列是活動的，且能夠通過所述鎖存器電路在所述存儲器陣列和所述總線輸入或總線輸出之間傳輸數據。該總線結構連接非易失性存儲器電路的總線輸入和總線輸出，用于傳輸數據和命令。該總線結構包括:用于所述存儲器部分的輸入總線，連接到存儲器電路中的第一存儲器電路的總線輸入；用于所述存儲器部分的輸出總線，連接到所述存儲器電路中的第二存儲器電路的總線輸出；以及第一和第二中間總線。第一中間總線將所述第一存儲器電路的總線輸出連接到所述存儲器電路中的第一組多個其他存儲器電路的總線輸入，所述第一組不包括所述第二存儲器電路。第二中間總線將所述第二存儲器電路的總線輸入連接到所述存儲器電路中的第二組多個其他存儲器電路的總線輸出，所述第二組不包括所述第一存儲器電路。
[0004]進一步的方面涉及一種非易失性存儲器系統，具有存儲器部分，該存儲器部分具有多個非易失性存儲器電路。每個存儲器電路包括非易失性存儲器單元的陣列和鎖存器電路，其中所述鎖存器電路能夠連接到第一輸入-輸出端口以從該第一輸入-輸出端口接收數據和命令并提供數據，且所述鎖存器電路能夠連接到第二輸入-輸出端口，以從該第二輸入-輸出端口提供數據和命令并接收數據。響應于在第一輸入-輸出端口上接收的命令，所述存儲器電路能夠在多個模式中操作，所述多個模式包括:通過模式，在該通過模式中，所述存儲器陣列是不活動的，且通過所述鎖存器電路從第一輸入-輸出端口向第二輸Λ-輸出端口或從第二輸入-輸出端口向第一輸入-輸出端口傳遞命令和數據；和活動模式，在該活動模式中，所述存儲器陣列是活動的，且能夠通過所述鎖存器電路在所述存儲器陣列和第一輸入-輸出端口之間傳輸數據。該存儲器部分還具有總線結構，該總線結構連接非易失性存儲器電路的第一輸入-輸出端口和第二輸入-輸出端口，用于傳輸數據和命令。該總線結構包括:用于存儲器部分的初始總線段，連接到存儲器電路中的第一存儲器電路的第一輸入-輸出端口 ；以及第一中間總線段，將第一存儲器電路的第二輸入-輸出端口連接到存儲器電路中的第一組多個其他存儲器電路的第一輸入-輸出端口。
[0005]其他方面涉及非易失性存儲器集成電路，具有多個外部接觸墊、主要電路部分和切換電路。外部接觸墊包括第一組多個的N個外部接觸墊和第二組N個外部接觸墊。該主要電路部分包括非易失性存儲器陣列和相關聯的外圍電路，且當操作在第一模式中時具有N個輸入線和N個輸出線。該切換電路接到第一組和第二組外部接觸墊，該第一組和第二組外部接觸墊連接到輸入線和輸出線。該切換電路可以在第一配置中或在第二配置中選擇性地將第一組和第二組外部接觸墊附接于輸入線和輸出線，在該第一配置中，N個輸入線附接于第一組外部接觸墊，且N個輸出線附接于第二組外部接觸墊，在第二配置中，N個輸入線附接于第二組外部接觸墊，且N個輸出線附接于第一組外部接觸墊。
[0006]另外的方面涉及一種非易失性存儲器封裝，具有在其上形成的多個外部接合墊，所述外部接合墊包括多個外部輸入墊和多個外部輸出墊。該封裝包含多個非易失性存儲器芯片，每個非易失性存儲器芯片具有第一組和第二組N個接觸插腳，其中，每個存儲器芯片可以被單獨配置為以第一配置或第二配置而操作，在該第一配置中，第一組插腳是輸入插腳，且第二組插腳是輸出插腳，在該第二配置中，第一組插腳是輸出插腳，且第二組插腳是輸入插腳。所述存儲器芯片包括與連接到外部輸入墊的其輸入插腳相連接的第一存儲器芯片、與連接到外部輸出墊的其輸出插腳相連接的第二存儲器芯片、和一個或多個另外的存儲器芯片，其中，除了第一存儲器芯片的輸入插腳和第二存儲器芯片的輸出插腳之外，第一、第二和另外的存儲器芯片被連接使得每個存儲器芯片的輸出插腳連接到一個或多個其他存儲器芯片的輸入插腳，且每個存儲器芯片的輸入插腳連接到一個或多個其他存儲器芯片的輸出插腳。所述存儲器芯片被堆疊，根據第一配置而配置的芯片與根據第二配置而配置的芯片交錯。
[0007]在對本發明的示范性示例的以下描述中包括了本發明的各種方面、優點和特征以及示例，該描述應該結合附圖來考慮。在此引用的所有專利、專利申請、文章、其他出版物、文檔和事物為了所有目的通過全部引用而合并于此。對于在任何合并的出版物、文件或事物與本申請之間在術語的定義或使用方面中的任何不一致或沖突，應以本申請為準。
【附圖說明】
[0008]圖1是具有多個通道的固態驅動器的例子，每個通道附接了大量存儲器芯片。
[0009]圖2是NAND存儲器芯片的示意性圖示。
[0010]圖3示意性地圖示將替換的接口包括到存儲器芯片中。
[0011]圖4-6圖示了圖3的存儲器芯片的不同操作模式。
[0012]圖7圖示了布置成樹型結構的一組存儲器芯片的拓補的示例實施例。
[0013]圖8示出了存儲器系統內的存儲器電路的拓補的更充分的發展。
[0014]圖9和10分別示出對于圖8的元件的寫入和讀取操作中的數據流。
[0015]圖11示出布置為單個封裝的圖8的存儲器部分。
[0016]圖12圖示了圖11的封裝可以如何被布置為樹結構。
[0017]圖13示出了具有5層(tier)和扇出(fan out)為2而得到10個裸芯封裝的另一封裝實施例。
[0018]圖14圖示了圖13的10個裸芯封裝被布置為具有扇出為2的5層，總共100個裸芯。
[0019]圖15A-C圖示了從不同角度的在封裝中的芯片的輸入墊和輸出墊之間的連接。
[0020]圖16A-C更詳細地圖示了設備的多個墊的墊連接。
[0021]圖17是圖示可以如何實現輸入墊和輸出墊的交換(swap)的例子的簡化方框圖。
[0022]圖18A和18B示出了墊分配的示例集。
[0023]圖19更詳細地查看對于給定墊的交換機制。
[0024]圖20A-C對應于圖15A-C，但是對于11_芯片封裝，輸入墊和輸出墊兩者被一起放置在封裝板上。
[0025]圖21圖示了 11-芯片封裝的芯片的對應拓補。
[0026]圖22圖示了連接到同一端口的四個11-裸芯封裝的存儲器系統的實施例。
[0027]圖23A和23B示出用于利用再同步的數據傳播的電路的兩個示例實施例。
[0028]圖24和25圖示了可以用在替換實施例中的一對另外的存儲器芯片模式。
[0029]圖26示出了使用圖24和25的模式的拓補的例子。
[0030]圖27示出了圖26的操作。
【具體實施方式】
[0031]如在【背景技術】中討論的，諸如基于NAND的固態驅動器(SSD)的具有大量存儲器芯片的非易失性存儲器系統可能遭受在存儲器芯片的插腳上的大量的電容性負荷，限制了傳輸速率。以下通過介紹可以顯著地減少電容性負荷、允許高得多的1數據傳輸速率的存儲器芯片的拓補而解決了該問題。
[0032]圖1可以用于進一步考慮該問題。SSD系統10包括控制器1，該控制器I具有多個(在該例子中的16個)1通道，每個1通道由總線結構(諸如所示的10C-13)連接到多個存儲器芯片，比如NAND芯片5。在此，每個通道具有64個存儲器芯片，達總共1024個芯片，使得對于128GB或16GB、100%過供應(over-provis1n)的NNAD密度，這得到8TB