基于dsp的can總線接口電路的制作方法
【專利說明】
[0001]技術領域:
本發明涉及一種基于DSP的CAN總線接口電路。
[0002]【背景技術】:
CAN即控制器局域網絡，是一種高性能、高可靠性、易開發和低成本的現場總線，是德國Bosch公司為解決現代汽車中眾多的控制與測試儀器之間的數據交換而開發的一種串行數據通信協議。它是一種多主總線，通信介質可以是雙絞線、同軸電纜或光導纖維，通信速率可達1Mbps，距離可達10km。CAN協議的一個最大特點是廢除了傳統的站地址編碼，而代之以對通信數據塊進行編碼，使網絡內的節點個數在理論上不受限制。由于CAN總線具有較強的糾錯能力，支持差分收發，因而適合高干擾環境，并具有較遠的傳輸距離。
[0003]目前使用的CAN總線接口電路的結構復雜，制作成本高。
[0004]
【發明內容】
:
本發明的目的是提供一種基于DSP的CAN總線接口電路。
[0005]上述的目的通過以下的技術方案實現:
一種基于DSP的CAN總線接口電路，其組成包括:中央處理器，所述的中央處理器分別與CAN總線收發驅動芯片、復位電路、振蕩器連接，所述的CAN總線收發驅動芯片與CAN收發器連接。
[0006]所述的基于DSP的CAN總線接口電路，所述的CAN總線收發驅動芯片包括CPU接口內存管理單元，所述的CPU接口內存管理單元分別與狀態和控制寄存器、隨機存儲器、邏輯控制電路、發送緩沖器、CAN核電路、臨時接收緩沖器連接，所述的臨時接收緩沖器與接收過濾器連接，所述的狀態和控制寄存器、所述的接收過濾器與所述的邏輯控制電路連接，，所述的CAN核電路與所述的CAN收發器連接。
[0007]所述的基于DSP的CAN總線接口電路，所述的CAN總線控制器的型號為PCA82C250。
[0008]所述的基于DSP的CAN總線接口電路，所述的臨時接收緩沖器有13個字節，連接在所述的中央處理器和接收過濾器之間對CAN總線上接收到的數據進行緩存的作用；所述的發送緩沖器發送緩沖器同樣有13個字節，連接在CPU與位流處理器(BSP)中間以存儲CAN節點待發的數據，所述的中央處理器將待發的數據首先存到發送緩沖器中，然后等待發送命令，最后經過位流處理器讀出。
[0009]有益效果:
1.本發明的接收緩沖區具有64個字節；速度快，其中時鐘頻率可以高達24M，而位速率也可以達IMBps ;接口的通用性強，適用于各種不同的單片機系統；CAN總線的輸出驅動不光純粹用硬件決定，還可以用軟件的方法進行配置；芯片的工作溫度范圍可以達到很寬。
[0010]本發明結構簡單，通信介質可是雙絞線、同軸電纜或光纖；通信方式靈活。可以多主從方式工作，可以點對點、點對多點及全局廣播方式發送和接收數據；采用短幀通訊格式，保證了實時性和可靠性，可滿足一般工業應用；非破壞總線仲裁技術，具有多優先級；集成了 CAN協議的物理層和數據鏈路層功能，可完成對通訊數據的成幀處理工作。CAN總線具有良好功能特性和極高的可靠性，現場抗干擾能力強。
[0011]【附圖說明】:
附圖1是本發明的結構示意圖。
[0012]附圖2是本發明的電路原理圖。
[0013]【具體實施方式】:
實施例1:
一種基于DSP的CAN總線接口電路，其組成包括:中央處理器I,所述的中央處理器分別與CAN總線收發驅動芯片2、復位電路3、振蕩器4連接，所述的CAN總線收發驅動芯片與CAN收發器5連接。
[0014]實施例2:
根據實施例1所述的基于DSP的CAN總線接口電路，所述的CAN總線收發驅動芯片包括CPU接口內存管理單元6，所述的CPU接口內存管理單元分別與狀態和控制寄存器7、隨機存儲器8、邏輯控制電路9、發送緩沖器10、CAN核電路11、臨時接收緩沖器12連接，所述的臨時接收緩沖器與接收過濾器13連接，所述的狀態和控制寄存器、所述的接收過濾器與所述的邏輯控制電路連接，所述的CAN核電路與所述的CAN收發器連接。
[0015]實施例3:
根據實施例1或2所述的基于DSP的CAN總線接口電路，所述的CAN總線控制器的型號為 PCA82C250。
[0016]實施例4:
根據實施例1或2或3所述的基于DSP的CAN總線接口電路，所述的臨時接收緩沖器有13個字節，連接在所述的中央處理器和接收過濾器之間對CAN總線上接收到的數據進行緩存的作用；所述的發送緩沖器發送緩沖器同樣有13個字節，連接在CPU與位流處理器(BSP)中間以存儲CAN節點待發的數據，所述的中央處理器將待發的數據首先存到發送緩沖器中，然后等待發送命令，最后經過位流處理器讀出。
【主權項】
1.一種基于DSP的CAN總線接口電路，其組成包括:中央處理器，其特征是:所述的中央處理器分別與CAN總線收發驅動芯片、復位電路、振蕩器連接，所述的CAN總線收發驅動芯片與CAN收發器連接。
2.根據權利要求1所述的基于DSP的CAN總線接口電路，其特征是:所述的CAN總線收發驅動芯片包括CPU接口內存管理單元，所述的CPU接口內存管理單元分別與狀態和控制寄存器、隨機存儲器、邏輯控制電路、發送緩沖器、CAN核電路、臨時接收緩沖器連接，所述的臨時接收緩沖器與接收過濾器連接，所述的狀態和控制寄存器、所述的接收過濾器與所述的邏輯控制電路連接，所述的CAN核電路與所述的CAN收發器連接。
3.根據權利要求1或2所述的基于DSP的CAN總線接口電路，其特征是:所述的CAN總線控制器的型號為PCA82C250。
4.根據權利要求1或2或3所述的基于DSP的CAN總線接口電路，其特征是:所述的臨時接收緩沖器有13個字節，連接在所述的中央處理器和接收過濾器之間對CAN總線上接收到的數據進行緩存的作用；所述的發送緩沖器發送緩沖器同樣有13個字節，連接在CPU與位流處理器(BSP)中間以存儲CAN節點待發的數據，所述的中央處理器將待發的數據首先存到發送緩沖器中，然后等待發送命令，最后經過位流處理器讀出。
【專利摘要】基于DSP的CAN總線接口電路。由于CAN總線具有較強的糾錯能力，支持差分收發，因而適合高干擾環境，并具有較遠的傳輸距離。目前使用的CAN總線接口電路的結構復雜，制作成本高。本發明的組成包括：中央處理器（1），所述的中央處理器分別與CAN總線收發驅動芯片（2）、復位電路（3）、振蕩器（4）連接，所述的CAN總線收發驅動芯片與CAN收發器（5）連接。本發明用于工業測控領域。
【IPC分類】G06F13-40
【公開號】CN104750646
【申請號】CN201310737243
【發明人】張明秀
【申請人】哈爾濱理大晟源科技開發有限公司
【公開日】2015年7月1日
【申請日】2013年12月28日