升級控制方法及控制模塊的制作方法
【技術領域】
[0001]本發明涉及升級技術，特別是涉及一種升級控制方法及控制模塊，屬于通信技術領域。
【背景技術】
[0002]現有技術中，在對通信系統進行升級時，直接采用管腳鎖存方式，將部分輸出管腳狀態進行保持，以此達到輸出信號穩定的狀態。
[0003]但是，在通信系統處于升級過程中時，即新的內容覆蓋舊的內容的程序中，相當于通信系統的主處理器對舊內容進行格式化操作，通信系統的輸出信號無法受主處理器的控制。

【發明內容】

[0004]本發明的目的是提供一種升級控制方法及控制模塊，能夠使通信系統在主處理器清空舊內容時，對輸出信號進行控制。
[0005]為了實現所述目的，本發明提供升級控制控制模塊，包括主處理器、協處理器、第一數模轉換器、第二數模轉換器、選擇電路；主處理器分別連接第一數模轉換器和協處理器的第一端；第一數模轉換器的另一端連接選擇電路的第一端；協處理器的第二端連接第二數模轉換器；第二數模轉換器的另一端連接選擇電路的第二端；協處理器的第三端連接選擇電路的第三端。
[0006]其中，優選實施方式為:協處理器設置為CPLD或FPGA。
[0007]本發明同時提供基于上述升級控制模塊的升級控制方法，首先，協處理器的第三端將選擇信號輸出至選擇電路的接收端；其次，選擇電路根據選擇信號判斷通信系統當前的工作狀態；再次，選擇電路根據通信系統的當前工作狀態，選擇合適的處理器控制輸出信號；最后，選擇電路輸出信號至通信系統。
[0008]其中，優選實施方式為:通信系統處于正常工作狀態時，主處理器控制輸出信號。
[0009]其中，優選實施方式為:通信系統處于升級狀態時，協處理器控制輸出信號。
[0010]其中，優選實施方式為:主處理器返回終止信號至協處理器后，通信系統退出升級狀態；然后協處理器輸出控制信號至選擇電路的接收端，通信系統進行正常工作狀態。
[0011]本發明的升級控制方法及控制模塊實現了在通信系統升級時，輸出信號的穩定及可控，與現有技術相比，本發明的升級控制方法及控制模塊利用了協處理器不需要升級的優勢，將主處理器和協處理器的優點結合起來，解決了現有技術中的系統升級時，輸出信號不可控的隱患。
【附圖說明】
[0012]下面結合附圖和實施例對本發明的結構進一步說明。
[0013]圖1為本發明的升級控制模塊的結構示意圖。
[0014]圖2為本發明的升級控制方法的流程示意圖。
【具體實施方式】
[0015]下面結合附圖對本發明的升級控制方法及控制模塊做進一步說明。
[0016]圖1為本發明升級控制模塊的結構示意圖。本發明的升級控制模塊包括主處理器11、協處理器12、第一數模轉換器21、第二數模轉換器22、選擇電路30，其中，主處理器11分別連接第一數模轉換器21和協處理器12的第一端121，第一數模轉換器21的另一端連接選擇電路30的第一端301，協處理器12的第二端121連接第二數模轉換器22，第二數模轉換器22的另一端連接選擇電路30的第二端302，同時協處理器12的第三端123與選擇電路30的第三端303相連。
[0017]其中，協處理器12的第三端123輸出選擇信號至選擇電路30的第三端303，當通信系統處于正常運轉時，選擇電路30根據協處理器12輸出的選擇信號選擇主處理器11控制輸出信號；當通信系統處于升級狀態時，選擇電路30根據協處理器12輸出的選擇信號選擇協處理器12控制輸出信號；其中，協處理器12可設置為CPLD (Complex ProgrammableLogic Device，復雜可編程邏輯器件)，或者協處理器12為FPGA (Field-Programmable GateArray，現場可編程門陣列)。
[0018]圖2為本發明升級控制方法的流程示意圖。本發明的升級控制方法包括以下步驟:
[0019]首先，協處理器12的第三端123將選擇信號3!￡輸出至選擇電路30的接收端303 ；
[0020]其次，選擇電路30根據選擇信號Sx判斷通信系統的當前工作狀態，當S x= S i時，通信系統處于正常工作狀態；sx= S 2，通信系統處于升級狀態。
[0021]再次，選擇電路30根據選擇信號Sx判斷的通信系統的當前工作狀態，選擇合適的處理器控制輸出信號；其中，通信系統處于正常工作狀態時，主處理器11控制輸出信號；通信系統處于升級狀態時，協處理器12控制輸出信號；
[0022]其中，通信系統升級結束時，主處理器11返回終止信號Sp至協處理器12，協處理器12接收主處理器11的終止信號\后，通信系統退出升級狀態；然后協處理器12輸出控制信號S1至選擇電路30的接收端，通信系統恢復正常工作狀態。
[0023]最后，選擇電路30輸出信號回通信系統中。
[0024]本發明的升級控制方法及控制模塊主要應用于EDFA(Erbium-Doped OpticalFiber Amplifier，摻餌光纖放大器)等產品中，適用于控制模塊升級時仍需要控制輸出信號的通信產品中。
[0025]本發明的升級控制方法及控制模塊實現了在通信系統升級時，輸出信號的穩定及可控，與現有技術相比，本發明的升級控制方法及控制模塊利用率協處理器12不需要升級的優勢，將主處理器11和協處理器12的優點結合起來，解決了現有技術中的系統升級時，輸出信號不可控的隱患。
[0026]以上所述者，僅為本發明最佳實施例而已，并非用于限制本發明的范圍，凡依本發明申請專利范圍所作的等效變化或修飾，皆為本發明所涵蓋。
【主權項】
1.升級控制控制模塊，包括主處理器、協處理器、第一數模轉換器、第二數模轉換器、選擇電路；其特征在于:主處理器分別連接第一數模轉換器和協處理器的第一端；第一數模轉換器的另一端連接選擇電路的第一端；協處理器的第二端連接第二數模轉換器；第二數模轉換器的另一端連接選擇電路的第二端；協處理器的第三端連接選擇電路的第三端。
2.如權利要求1所述的升級控制控制模塊，其特征在于:協處理器設置為CPLD或FPGA0
3.如權利要求1所述的升級控制模塊的升級控制方法，其特征在于:首先，協處理器的第三端將選擇信號輸出至選擇電路的接收端；其次，選擇電路根據選擇信號判斷通信系統當前的工作狀態；再次，選擇電路根據通信系統的當前工作狀態，選擇合適的處理器控制輸出信號；最后，選擇電路輸出信號至通信系統。
4.如權利要求3所述的升級控制方法，其特征在于:通信系統處于正常工作狀態時，主處理器控制輸出信號。
5.如權利要求3所述的升級控制方法，其特征在于:通信系統處于升級狀態時，協處理器控制輸出信號。
6.如權利要求5所述的升級控制方法，其特征在于:主處理器返回終止信號至協處理器后，通信系統退出升級狀態；然后協處理器輸出控制信號至選擇電路的接收端，通信系統進行正常工作狀態。
【專利摘要】本發明公開了一種升級控制方法，包括選擇電路根據通信系統的當前工作狀態，選擇合適的處理器控制輸出信號，即通信系統處于正常工作狀態時，主處理器控制輸出信號；通信系統處于升級狀態時，協處理器控制輸出信號；本發明的升級控制方法及控制模塊利用了協處理器不需要升級的優勢，將主處理器和協處理器的優點結合起來，解決了現有技術中的系統升級時，輸出信號不可控的隱患。
【IPC分類】G06F9-445, H04L12-24
【公開號】CN104750518
【申請號】CN201510105310
【發明人】姜國棟, 李大平, 劉鋰, 羅科
【申請人】昂納信息技術（深圳）有限公司
【公開日】2015年7月1日
【申請日】2015年3月10日