用于數字信號處理器的向量執行單元的制作方法
【專利摘要】本發明涉及一種用于數字信號處理器中的向量執行單元，該向量執行單元能夠實現一組新的指令。該單元包括第一輸入端口、指令解碼器、向量輸出端口和至少一個數據路徑，其中該第一輸入端口用于至少接收第一輸入數據向量。指令解碼單元設置用于對數據路徑進行控制以執行與第一輸入數據向量有關的比較，并且所述處理器包括設置為通過判定向量的形式向數字信號處理器中的存儲器單元或功能單元輸出比較結果的整數端口。備選或附加地，該整數端口還設置用于接收整數數據的判定向量，并且該指令解碼單元用于控制數據路徑從而依據整數數據的值來處理第一輸入數據。
【專利說明】用于數字信號處理器的向量執行單元
【技術領域】
[0001]本發明涉及一種如權利要求1前序部分所定義用于數字信號處理器中的執行單元。本發明還涉及一種適用于OFDM系統的數字信號處理器。
【背景技術】
[0002]為了提高性能和可靠性，許多移動終端目前使用一類稱為基帶處理器(BBP)的數字信號處理器DSP，以用于操控與接收的無線電信號的處理以及要發送的信號的準備相關聯的許多信號處理功能。由于這些功能與時序高度相關并且可能需要實時操作系統，因此將這些功能從主處理器中分離出來是有利的。期望這種基帶處理器應當盡可能地靈活，以適應不斷發展的標準并允許硬件再利用。因此，已經研發出可編程基帶處理器，即PBBP。
[0003]此類處理器中頻繁執行的許多功能對大量的數據樣本執行操作。因此，稱為單指令多數據(SMD)處理器的一類處理器較為有用，因為它能夠使單個指令操作多個數據項，而不是一次僅操作一個數據項。多個數據項可設置在向量中，并且適于操作數據向量的處理單元在本文中將稱為向量執行單元。
[0004]隨著SMD架構的進一步發展，已經研發出單指令流-多任務(SMT)架構。通常，SIMT架構中已具有與作為內核處理器一部分的整數執行單元相關的一個或兩個SMD類向量執行單元。
[0005]國際專利申請W02007/018467公開了一種根據SMT架構的DSP，其具有包括整數處理器和程序存儲器的處理器內核，以及與內核連接但未集成在內核中的兩個向量執行單元。該向量執行單元可以為復雜算法邏輯單元(Complex Arithmetic Logic Units, CALU)或復雜乘法累加單元(CMAC, Complex Multiply-Accumulate Units)。該內核具有向執行單元分配指令的程序存儲器。在W02007/018467專利文獻中，每一向量執行單元具有單獨的指令解碼器。這可以有效地方式實現向量執行單元的使用在彼此之間獨立，以及與處理器的其他部分之間獨立。
[0006]現有技術的向量執行單元通常包括用于接收待處理數據的第一和第二數據輸入端口。數據可以是復數數據或標量數據，并且通常可以為數據向量形式。向量執行單元還包括用于將處理結果饋送到DSP中的另一單元的輸出端口。稱為復雜算術邏輯單元(CALU)的特定類型的向量執行單元能夠執行一組極為有限的乘法，在實際中是將數據項與±l±i相乘。為此目的，CALU還具有整數端口。該整數端口設置用于接收整數數據，以對乘法運算進行控制。

【發明內容】

[0007]本發明的一個目的是提供新的方式來使用SMT型數字信號處理器，具體說增加了向量執行單元的功能性。
[0008]根據本發明第一實施例，該目的通過用于數字信號處理器中的向量執行單元來實現，所述向量執行單元包括:[0009].第一向量輸入端口，其用于從所述數字信號處理器中的至少第一單元分別接收至少第一輸入數據向量，
[0010].指令解碼單元，其設置用于對從所述數字信號處理器的程序存儲器所接收的指令進行解碼，
[0011].向量輸出端口，其用于將所述指令解碼單元的結果饋送至所述數字信號處理器中的至少另一單元，
[0012].至少一條數據路徑。
[0013]所述向量執行單元的特征在于，所述指令解碼單元設置為對所述數據路徑進行控制，以執行與所述第一輸入數據向量有關的比較，以及所述處理器包括整數端口，其設置為用于將比較的結果以判定向量的形式輸出至數字信號處理器中的存儲器單元或功能單元。
[0014]這表明所述向量執行單元的新型用途在于:所述整數端口用于輸出整數數據。這相應地能夠實現一種新型命令，即對兩個或多個數據項進行比較以產生表示比較結果的整數輸出。輸出的整數數據可以存儲在整數存儲器中以供后續使用，或者可以直接用作針對DSP中另一單元的輸入數據。
[0015]備選或附加地，向量執行單元的特征在于，整數端口設置成用于接收整數數據的判定向量，并且指令解碼單元設置用于控制數據路徑，從而依據所述整數數據的值來處理第一輸入數據。
[0016]通過使用整數端口來接收判定數據將影響到數據項的處理，由此可以實現更大的靈活性。本實施例特別用于濾波功能，其中應當將表示噪音的值濾除，并且真實信號值應當保持不變。當然還可以設想到其他用途。
[0017]在一優選實施例中，向量執行單元設置為既可產生整數端口上輸出的判定向量，又可將判定向量作為用于控制指令的執行的輸入。
[0018]優選地，向量執行單元還包括用于從數字信號處理器中的第二單元接收第二輸入數據向量的第二向量輸入端口，指令解碼器設置用于控制數據路徑，以基于第一輸入數據向量和第二輸入數據向量來執行比較。
[0019]本發明的向量執行單元可以包括一個、兩個或多個向量輸入端口，這取決于所要執行的指令類型。如果僅接收到一個輸入數據向量，向量執行單元則用于執行第一數據與常數之間的比較。
[0020]指令解碼單元可以設置用于對數據路徑進行控制，從而對第一和/或第二輸入數據向量進行算術操作并在比較時使用該算術操作的結果。該算術操作可涉及向量輸入端口上接收的一個或多個數據項。通過這種方式，可以例如對平方值或絕對值進行比較。
[0021]指令解碼器設置用于控制所述數據路徑，以對輸入數據項執行兩個或多個比較，并且判定向量具有可表示每次比較的結果的一個數據項。輸出的判定向量可以具有由每次比較所產生的單獨一個數據位或可表示輸入數據的不同屬性的多個比特位。作為非限制性示例，三個比特位可用于表明輸入數據項是否大于某特定值、其絕對值是否大于零以及其平方值是否大于某個其他值。在此情況下，設置用于使用該判定向量的所述向量執行單元必須設置為可為每個整數數據項挑選正確的值以用作判定輸入。
[0022]在一個實施例中，指令解碼器用于對數據路徑進行控制，從而可每次對來自每個輸入端口的一個數據項執行比較，并且針對每次比較而輸出具有一個或多個數據項的數據向量。通過這種方式，相同數據項的多次比較可以同時進行，并且可以使用由此產生的判定向量以例如控制不同功能。
[0023]現有技術中的典型向量執行單元具有四條數據路徑。在具有兩個或多個數據路徑的向量執行單元中，指令解碼單元可設置為用于控制數據路徑，從而對從兩個或多個數據路徑上接收的輸入數據執行算術操作，并在比較中使用其結果。一起處理兩個數據路徑上接收到的輸入數據并一起處理其他兩個數據路徑上所接收的輸入數據，并且可以對處理結果進行比較。如本領域技術人員所理解的那樣，這可以擴展為任何數目的數據路徑。
[0024]本發明還涉及一種數字信號處理器，其包括程序存儲器和根據本發明的至少一個向量執行單元。
【專利附圖】

【附圖說明】
[0025]圖1示出了其中可使用根據本發明的向量執行單元的數字信號處理器。
[0026]圖2示出了根據本發明實施例的向量執行單元。
[0027]圖3示出了根據本發明第一實施例所涉及的單元之間的通信。
[0028]圖4示出了根據本發明第二實施例所涉及的單元之間的通信。
【具體實施方式】
[0029]圖1示出了使用了根據本發明的向量執行單元的數字信號處理器。圖1示出了根據SMT架構的基帶處理器200的示例。處理器200包括控制器內核201以及第一向量執行單元203和第二向量執行單元205，這將在下文中進行更詳細地討論。如圖1中所示的FEC單元206連接到片上網絡。當然，在一具體實現中，FEC單元206可包括若干不同的單
J Li ο
[0030]主機接口單元207提供了與主機處理器(未示出)的連接。如果存在MAC處理器，則將MAC處理器連接在主機接口單元207與主機處理器之間。數字前端單元209以本領域公知的方式提供與ADC/DAC單元的連接。
[0031]如本領域中所常見的，控制器內核201包括程序存儲器以及指令發布邏輯和用于支持多上下文(mult1-context)的功能。
[0032]控制器內核201通常還包括整數執行單元212，該整數執行單元包括寄存器文件RF、內核整數存儲器ICM、乘法單元MUL以及算術與邏輯/移位單元(ALSU)。這些單元在本領域均為已知的并且未在圖1中示出。
[0033]在本示例中，每個第一向量執行單元203屬于CMAC向量執行單元，而第二向量執行單元205屬于CALU向量執行單元，其中每個執行單元均包括向量控制器213、向量加載/存儲器單元215以及多個數據路徑217。加載功能用于從與網絡244相連的其他單元(如存儲體)提取數據，存儲功能用于將來自執行單元203，205的數據通過網絡244存儲于如存儲器單元230，231中。也可以從其他向量執行單元獲得數據，和/或可以將計算結果轉發到其他向量執行單元以供進一步處理。每個向量執行單元還包括用于接收來自程序存儲器211的指令的向量控制器213，223。
[0034]該第一向量執行單元的向量控制器經由發布邏輯連接到控制器內核201的程序存儲器211上，以接收與來自程序存儲器的指令有關的發布信號。在以上描述中，發布邏輯對指令字進行解碼以獲得發布信號，并將該發布信號作為單獨信號發送給向量執行單元。也可以讓向量執行單元的向量控制器在本地生成發布信號。在這種情況下，發布信號由向量控制器基于指令字以與其在發布邏輯中相同的方式來創建。
[0035]或者，向量執行單元203，205是一類本領域已知的CALU向量執行單元,其包括向量控制器223、向量加載/存儲器單元225和多個數據路徑227。該第二向量執行單元的向量控制器223還經由發布邏輯連接到控制器內核201的程序存儲器211上，以接收與來自程序存儲器的指令有關的發布信號。
[0036]向量執行單元203，205也可以是任何類型的向量執行單元。盡管示出并討論了兩個向量執行單元，但是本發明的方法可擴展為向三個或更多個向量執行單元發送相同指令。
[0037]除了圖1所示的兩個向量執行單元之外，還可以存在任意數目的向量執行單元。可以只有CMAC單元、只有CALU單元，或者每個類型各有合適數目。也可以存在不是CMAC和CALU的其他類型向量執行單元。如上所述，向量執行單元是能夠處理向量指令的處理器，這意味著單個指令對多個數據單元執行相同功能。數據可以是復數或實數，并劃分為字節或字封裝到待由向量執行單元操作的向量中。在本文中，CALU和CMAC單元用作示例，但應當注意，向量執行單元可用于對數據向量執行任何合適的功能。
[0038]為了實現若干個同時的向量操作，處理器優選具有分布式存儲器系統，其中存儲器劃分為若干存儲體，如圖1所示的存儲體0230至存儲體N231。每個存儲體230，231分別具有自身的復數存儲器232，233和地址生成單元AGU234，235。圖1中的PBBP還包括一個或多個可選的整數存儲體238，該整數存儲體包括存儲器239和地址生成單元240。
[0039]如本領域已知的那樣，通常連接有多個加速器242，因為它們能夠高效地實現某些基帶功能，例如信道編碼及交織。這種加速器是本領域所熟知的，因此這里將不再進行任何詳細討論。加速器可以配置為可由多種不同標準來重用。
[0040]片上網絡244連接有控制器內核201、數字前端單元209、主機接口單元207、向量執行單元203，205、存儲體230，232、整數存儲體238和加速器242。
[0041]第一和第二向量執行單元203，205顯示為具有可同時或單獨運行四條復數數據路徑的四路CMAC單元。四條復數數據路徑包括乘法器、加法器和累加寄存器(均未在圖1中示出)。因此，在本實施例中，CMAC203可稱為四路CMAC數據路徑。除了乘法和加法之夕卜，如本領域已知的那樣，CMAC203還可以執行舍入和縮放(scaling)操作并支持飽和。
[0042]圖2是根據本發明實施例的向量執行單元300的簡化示意圖。向量執行單元可以是復雜乘法累加(CMAC)單元、復雜算術邏輯單元(CALU)或者能夠接收并處理數據向量的任何其他類型的處理單元。本示例的向量執行單元包括經由片上網絡來接收數據的第一輸入端口 302和第二數據輸入端口 304。經由片上網絡244，可以從存儲器單元、從另一執行單元或者從DSP中的任何其他合適的單元來接收數據。數據由向量執行單元中的數據路徑306來處理。向量執行單元還具有經由片上網絡將結果輸出至另一單元的數據輸出端口308。結果可以饋送至存儲器單元、另一向量執行單元或DSP中的任何其他合適的單元。向量加載/存儲器單元310布置在輸入及輸出端口 302，304，308與數據路徑306之間，從而能夠實現與向量執行單元300的數據通信往來。
[0043]向量控制單元312設置為可控制從DSP內核(圖2中未示出)接收的指令的執行。[0044]在輸入端口 302，304上接收的數據和經由輸出端口 308輸出的數據通常是以數據向量的形式，該數據向量可具有復數或標量數據。數據路徑306設置為:通過一次對來自每個向量的一個數據項執行相同類型的功能，而對數據向量進行處理。
[0045]根據本發明，向量執行單元還具有整數端口 314，在第一實施例中該整數端口 314用于輸出可表示由數據路徑306執行的功能的結果的一個或多個比特位。例如，數據路徑306可以用于執行比較，這將在下面進行討論。比較的結果可以通過整數端口 314上輸出的一個或多個比特位來表示。輸入向量中的每個輸入數據項的比較結果均屬于整數數據項的向量，每個整數數據項的向量包括一個或多個比特位。
[0046]將所得到的判定向量發送至要存儲在那里的整數存儲器單元。然后，稍后可以通過諸如執行單元或加速器的功能單元對判定向量進行檢索，以用作該功能單元的判定輸入數據。也可以直接將判定向量發送至功能單元，以影響功能單元的數據處理。
[0047]在第二實施例中，向量執行單元300設置為經由整數端口 314來接收整數向量，并將該整數向量作為用于下一指令的控制數據。例如，向量執行單元設置為:如果整數數據項為1，則對輸入數據執行特定功能，如果整數數據項為0，則執行另一功能。
[0048]當然，在實際中，第一和第二實施例可以通過相同的向量執行單元來實施。
[0049]圖3示出了根據上述第一實施例所涉及的DSP中的單元，即第一和第二向量存儲器單元230，231、整數存儲器單元238、片上網絡244和向量執行單元300。向量執行單元300用于從向量存儲器單元230，231接收輸入數據并對其進行處理，并且用于經由整數輸出端口 314以整數向量的形式向片上網絡244輸出處理結果。在本示例中，將所得到的整數向量寫入整數存儲器單元238中。也可以將所得到的整數向量直接饋送到諸如另一向量執行單元或加速器單元的功能單元中，以控制由該功能單元所執行的處理。
[0050]當然，向量執行單元300還可以包括如圖2所示的數據輸出端口。
[0051]圖4示出了根據上述第二實施例所涉及的DSP中的單元，即第一和第二向量存儲器單元230，231、整數存儲器單元238、片上網絡244和向量執行單元400。向量執行單元400用于從向量存儲器單元230，231接收輸入數據并對其進行處理，并用于以輸出數據向量的形式輸出處理結果。在本實施例中，第三向量存儲器單元403用于接收輸出數據向量，但輸出數據向量也可以替代性地作為另一功能單元(圖4中未示出)的輸入數據而被輸出至該功能單元中。
[0052]向量執行單元400還具有用于從整數存儲器238接收整數向量的整數輸入端口。向量執行單元的解碼單元設置為使用整數向量來控制對在兩個輸入端口上所接收的輸入數據的處理。通常，整數數據項的值將用于確定哪個功能應當對輸入數據項進行操作。例如，該功能可以是:當整數數據項的值為O時，則輸出數據項應當設置為0，而如果該整數數據項的值為I時，則輸出數據項應當保持為該輸入值或者作為該輸入值的和、差或積。
[0053]正如將理解的那樣，圖3和4所示的具有兩個輸入數據端口的向量執行單元300, 400可以僅具有一個數據端口，或者也可以具有多于兩個的數據端口。此外，當本說明書中記載了從存儲器單元讀取或寫入數據時，其表示可以替代性地從DSP中的任何合適單元(例如加速器或另一執行單元)中讀取和寫入數據。
[0054]根據第一實施例所執行的比較可以是兩個數據向量A與B之間的直接比較，例如，如果向量A中的數據項的值大于向量B中相應數據項的值，則比較并返回值I。[0055]例如，如果向量A具有以下順序的數據項:
[0056]0 1 2 3 4 5 6 7
[0057]并且，向量B具有以下順序的數據項:
[0058]33334444
[0059]根據“大于或等于”操作所得到的向量如下:
[0060]0 0 0 1 1 1 1
[0061]由于向量B中的前三個數據項大于向量A中的前三個數據項，因此返回O。兩個向量中的第四和第五數據項相等，并且向量A中的其余數據項大于向量B中的其余數據項，由此，比較將返回I。當然，取代“大于或等于”和“小于”，可以使用“大于”和“小于或等于”。
[0062]一個輸入數據向量也可以與常數進行比較，該常數可適當地選擇為閾值。針對向量中大于或等于該常數的每個數據，將判定向量加I。針對小于該常數的數據項，將判定向量加O。這對濾除噪音極為有用。閾值可以設置成輸入數據向量的最高值的某百分比。然后，判定向量將由功能單元使用在結合圖4所描述的新操作中，以對數據向量進行處理。使用判定向量，可以將數據向量中小于閾值的所有數據項設為O。常數可以從向量執行單元中的任意累加器寄存器、常數寄存器或控制寄存器中提取。
[0063]還可以在比較之前對一個或兩個數據項執行算術操作，例如對數據項求平方、求逆或者使用絕對值。而且，針對復數輸入數據，可以在比較中僅使用實部或虛部。
[0064]非限制例舉示例如下:
[0065]IA I> I B
[0066]IA I〈B
[0067]A>x, X 為常數
[0068]Re {A} >Re {B}
[0069]Im{A}〈y，y 為常數
[0070]在具有多于一個數據路徑的向量執行單元中，向量執行單元一次將讀取多于一個的復數數據項，其中每個數據路徑上一個數據項。根據本發明，在這種情況下，可以一起處理在兩個或多個數據路徑上接收的數據項，例如相乘、相減或相加，并且可以將結果用在比較中。這表示，在具有四條數據路徑的典型向量執行單元中，可以一起處理在兩個或多個數據路徑上接收的數據項，可以一起處理在其余兩個輸入端上接收的數據項，以及可以將結果進行比較以產生判定向量。
[0071 ] 還可以讓指令解碼器對每個輸入數據項執行若干操作。例如，針對復數數據項，數據項的實部和虛部可以單獨地比較，每次比較相應地返回判定數據項。備選地或附加地，在比較之前可以對數據項執行一個或多個算術操作，從而例如將平方值、絕對值或逆值用于比較中。而且，作為又一示例，判定數據項可用于表示兩個值是否相同。每次比較將返回一個或多個比特位的判定數據項。由此，針對每個輸入數據項，判定向量將包括多于一個的判定數據項，其中每個判定數據項表示輸入數據項的一個屬性。
[0072]在這種情況下，指令解碼器用于選擇出與輸入數據項相關的判定數據項中的哪個判定數據項將用于確定該如何處理輸入數據項。
[0073]作為示例，認為整數向量的每個值具有3個比特位，這通過向量A與B以減法A-B的比較來創建。各比特位如下:[0074]比特位O:如果結果為負，即如果B>A，則負標志=I ；
[0075]比特位1:如果結果為0，即如果A = B，則零標志=I ；
[0076]比特位2:如果結果過大，即大于閾值，則溢出標志=I。
[0077]該整數向量可以用來執行例如“選擇等于”指令:即如果設置了比特位I (即零標志位)，則選擇操作數A，而如果未設置比特位1，則選擇操作數B。整數向量還可以用于執行“選擇大于”指令:即如果比特位O的標志為0，則選擇操作操作數A，而如果比特位O的標志為1，則選擇操作數B。
[0078]將理解的是，這些僅旨在作為非限制性示例。本領域技術人員可以容易地將這些示例的一般性原理應用在為各種各樣的情況中。
【權利要求】
1.一種用于數字信號處理器中的向量執行單元，所述向量執行單元包括: ?第一向量輸入端口，其用于從所述數字信號處理器中的至少第一單元分別接收至少第一輸入數據向量， ?指令解碼單元，其設置為對從所述數字信號處理器的程序存儲器接收的指令進行解碼，并控制所述向量執行單元中的至少一個數據路徑以執行所述指令； ?向量輸出端口，其用于將所述指令解碼單元的結果饋送至所述數字信號處理器中的至少另一單元， ?至少一個數據路徑， 所述向量執行單元的特征在于， 所述指令解碼單元設置為對所述數據路徑進行控制，以執行與所述第一輸入數據向量有關的比較，以及， 所述處理器包括整數端口，其設置為用于將比較的結果以判定向量的形式輸出至所述數字信號處理器中的存儲器單元或功能單元。
2.根據權利要求1所述的向量執行單元，其中，所述整數端口還設置為接收整數數據的判定向量，并且所述指令解碼單元設置為用于控制所述數據路徑從而依據所述整數數據的值來處理所述第一輸入數據。
3.根據上述權利要 求中任一項所述的向量執行單元，其中，還包括設置用以從所述數字信號處理器中的第二單元接收第二輸入數據向量的第二向量輸入端口，其中所述指令解碼器設置為用于控制所述數據路徑，從而基于所述第一輸入數據向量和所述第二輸入數據向量來執行比較。
4.根據上述權利要求中任一項所述的向量執行單元，其設置為執行所述第一數據向量與常數之間的比較。
5.根據上述權利要求中任一項所述的向量執行單元，其中，所述指令解碼單元設置為對所述數據路徑進行控制，從而對所述第一和/或第二輸入數據向量進行算術操作并在比較時使用上述算術操作的結果。
6.根據權利要求5所述的向量執行單元，其中，所述指令解碼單元設置為對所述數據路徑進行控制，從而對所述輸入數據項執行兩次或多次比較，并且所述判定向量將具有表示每次比較的結果的一個數據項。
7.根據權利要求2或者引用權利要求2時的權利要求3-6中任一項所述的向量執行單元，其中，每個向量輸入端口設置為接收數據向量，并且所述指令解碼單元設置為控制所述數據路徑，以在某時對來自每個輸入端口的一個數據項執行比較，并且針對每次比較而輸出具有一個或多個數據項的數據向量。
8.根據權利要求7所述的向量執行單元，其中，所述指令解碼單元設置為對所述數據路徑進行控制，以對所述第一和/或第二輸入數據向量進行算術操作并在比較時使用所述算術操作的結果。
9.根據上述權利要求中任一項所述的向量執行單元，其具有第一和第二數據路徑，其中所述指令解碼單元設置為控制所述數據路徑，以對所述第一和第二數據路徑上所接收的輸入數據進行算術操作并在比較時使用該結果。
10.一種用于數字信號處理器中的向量執行單元，所述向量執行單元包括:?第一向量輸入端口，其用于從所述數字信號處理器中的至少第一單元接收第一輸入數據向量， ?指令解碼單元，其設置為對從所述數字信號處理器的程序存儲器接收的指令進行解碼，并控制所述向量執行單元中的至少一個數據路徑以執行所述指令； ?向量輸出端口，其用于將所述指令解碼單元的結果饋送至所述數字信號處理器中的另一單元， ?至少一個數據路徑， 所述向量執行單元的特征在于，所述處理器包括設置用以接收整數數據的判定向量的整數端口，以及， 所述指令解碼單元設置為對所述數據路徑進行控制，從而依據所述整數數據的值來處理所述第一輸入數據。
11.根據權利要求10所述的向量執行單元，其中，每個向量輸入端口設置為接收各個輸入數據，并且所述指令解碼單元設置為可在某時對來自每個向量輸入端口的一個數據項執行比較，并且針對每次比較而輸出具有一個或多個數據項的數據向量。
12.根據權利要求10或11所述的向量執行單元，其中，所述整數端口設置為針對每個輸入數據項而接收具有多于一個的整數數據項的判定向量，其中所述指令解碼單元設置為針對對應的輸入數據項來選擇所述整數數據項中的一個數據項，并使用所選擇的整數數據項來控制相應的整數 數據項的處理。
13.一種數字信號處理器，包括程序存儲器和至少第一向量執行單元，所述第一向量執行單元設置為接收并執行來自程序存儲器的指令，其特征在于，至少第一向量執行單元是根據上述權利要求中任一項所述的向量執行單元。
【文檔編號】G06F9/38GK104011675SQ201280063639
【公開日】2014年8月27日 申請日期:2012年11月28日 優先權日:2011年12月20日
【發明者】安德斯·尼爾森, 埃里克·特爾 申請人:聯發科技瑞典有限公司