專利名稱：數據處理系統的制作方法
技術領域：
本發明涉及一種進行數據傳輸的數據處理系統，特別涉及在1個系統上運行多個OS，使用1個通道適配器同時進行對多個OS的處理的計算機裝置。
背景技術：
到目前為止，主機雖然支持在1個系統中在控制程序的控制下使多個OS運行的LPAR(Logical Partition)功能，但最近不僅是主機，開放服務器也開始支持該LPAR功能。當使用開放服務器支持該LPAR功能時，把進行輸入/輸出處理的通道適配器插入服務器的插槽，作為與主處理器相連接的業界標準規格的單元，使用由PCI-SIG制定的PCI(Peripheral ComponentInterchange)總線的結構被廣泛應用。當使用PCI總線時，對于像通道適配器那樣的1個設備，包含標準地具有的PCI配置寄存器，并只保持1個用于控制該設備的控制寄存器，因此由多個OS共用較困難。
在特開2002-41306中記述了作為如上述那樣的支持LPAR功能的系統的例子。雖然在1個系統上可以運行多個OS，但是對于在接口中具有PCI總線的PCI I/O適配器，無法實現多個OS的共用，分別向各個PCI I/O適配器分配1個OS。
作為其他的例子，在特開2002-99437中記述了通過主機等實現LPAR功能。圖10表示其概要。在主機中，為了控制像PCI I/O設備那樣的LAN適配器1003，在安裝該LAN適配器的LAN組件1000內設置控制器1001和本地存儲器，由此來實現多個OS的共用。在控制器1001內該LAN適配器用驅動器1005進行動作。控制器1001與PCI總線或系統固有規格總線1007連接，通過PCI總線1004和LAN適配器1003連接。
在圖11對安裝進行了詳細說明。當該控制器1001接收來自OS1的輸入/輸出起動時，對于系統存儲器上的傳輸數據1105，在LAN組件內的本地存儲器1002中緩沖對應該OS1的傳輸數據1105，另外，對于該OS1的輸入/輸出處理控制數據1103，在該本地存儲器1002內制作用于LAN適配器的輸入/輸出處理控制數據。同樣，在本地存儲器1002內制作與OS2所起動的輸入/輸出處理相對的控制數據和傳輸數據。該LAN適配器1003不是訪問系統存儲器，而是通過訪問該本地存儲器1002進行數據傳輸。因為在LAN組件上的本地存儲器內重新制作控制數據，并進行傳輸數據的緩沖，所以對性能產生影響，此外也提高了開發成本。
雖然在開放服務器中已經開始支持LPAR功能，但是因為可以安裝的插槽數有限制，所以需要由多個OS共用1個通道適配器。
另外，為了抑制成本，還期待著不使用由硬件構成的控制器、本地存儲器來實現通道適配器的共用。

發明內容
在使用上述現有技術的情況下，未實現多個OS對具有由開放服務器所支持的PCI總線接口的PC1 I/O設備的共用。另外，雖然在主機中實現了多個OS對PC1 I/O設備的共用，但要在組件上設置數據緩沖區和輸入/輸出處理控制數據用的本地存儲器、以及該數據緩沖區和輸入/輸出處理控制數據的控制器。由于使用控制器、本地存儲器，導致性能惡化以及成本的增大。
課題1對應PCI那樣的標準規格的總線，由多個OS共用1個通道適配器。
課題2對于具有PCI總線接口的設備，可以不設置由硬件構成的控制器、本地存儲器，由多個OS共用1個通道適配器。
一種數據處理系統，其在各OS與通道適配器之間使用各自具有標識符的輸入/輸出處理控制數據進行輸入/輸出處理，作為通道適配器與OS的接口的控制所述輸入/輸出處理控制數據的通道驅動器從控制程序中取得虛擬計算機號碼，該虛擬計算機號碼表示該通道驅動器進行動作的OS系統上的標識符，該通道驅動器通過使用該虛擬計算機號碼、在系統構成信息中具有決定該虛擬計算機號碼可以使用的識別符的輸入/輸出處理控制數據，由1個通道適配器使用多個OS各自標識符不同的輸入/輸出處理控制數據，無需在不同的OS之間共用與所述通道適配器相對的輸入/輸出處理控制數據來進行輸入/輸出處理。
另外，一種數據處理系統，在通道驅動器與所述通道適配器之間的接口指示輸入/輸出處理控制數據的地址是虛擬地址，為了將該虛擬地址變換為物理地址而使用地址變換表，通道驅動器根據從所述控制程序得到的虛擬計算機號碼和從構成信息得到的可以使用的輸入/輸出處理控制數據的標識符，制作與該可以使用的輸入/輸出處理控制數據相對的地址變換表，該數據處理系統具備把各個OS制作出的多個該地址變換表重新制作成1個虛擬地址變換表的單元，通道適配器通過使用該虛擬地址變換表，通過處理多個OS上的輸入/輸出處理控制數據，可以不進行在各個OS上制作出的輸入/輸出處理控制數據的變更，所述通道適配器對多個OS進行輸入/輸出處理。
根據本發明，可以提供能夠同時執行來自多個OS的輸入/輸出(I/O)處理的通道適配器。


圖1是使用了本發明的一個實施例的數據處理系統的結構圖。
圖2是表示數據處理系統的結構例的圖。
圖3是表示通道裝置內的通道控制寄存器的內容的圖。
圖4是表示作為輸入/輸出處理控制數據的隊列對(Queue Pair)、完成隊列(Completion Queue)，地址變換表的圖。
圖5是作為在本發明的一個實施例中使用的用于I/O處理的數據信息的發送隊列的圖。
圖6是數據處理系統的結構圖。
圖7是表示LPAR號碼和可以使用的QP、CQ的對應的表。
圖8是表示各OS制作的TPT和多個TPT歸納為1個的例子的圖。
圖9是使用了本發明的一個實施例的數據處理系統的結構圖。
圖10表示現有方法的一個例子的概要。
圖11表示現有方法的一個例子的詳細內容。
具體實施例方式
無需用于控制PCI I/O設備的控制器和本地存儲器，通過軟件實現由多個OS對PC1 I/O設備的共用。
作為開放服務器支持的業界標準規格的通道適配器，存在由ANSI(American National Standards Institute)制定規格的光纖通道，和由IBTA(InfiniBand Trade Association)制定規格的InfiniBand等。
在此，作為用于進行輸入/輸出處理的輸入/輸出處理控制數據，使用由InfiniBand等使用的發送隊列(Send Queue)和接收隊列(Receive Queue)構成的隊列對、完成隊列，然后，假定使用虛擬地址、和將該虛擬地址變換為物理地址的地址變換表(TPT)的通道適配器。
首先，對輸入/輸出處理的概要進行說明。
圖2是表示數據處理系統的結構例。存儲器訪問控制芯片203主要控制處理器204、205、或對來自通道適配器206的主存儲(MS)200的存儲器訪問，存儲器訪問控制芯片203與通道適配器206通過PCI總線連接，存儲器訪問控制芯片203與處理器204、205通過系統固有規格的主機總線相連接。通道適配器206具有1個接口，通過開關207與I/O設備208連接。支持LPAR功能的該數據處理系統將1個MS200例如向各個LPAR各分配2MB的存儲器，各LPAR上的OS使用所分配的該2MB的存儲器進行操作。
該通道適配器206對于該數據處理系統通過PCI總線連接，作為PCI總線連接的設備包含標準具有的PCI配置寄存器，作為用于控制該通道適配器的控制寄存器具有通道控制寄存器。雖然在圖3中表示了通道控制寄存器的內容，但詳細內容在后面進行敘述。
然后，對用于進行輸入/輸出處理(I/O處理)的軟件和硬件的接口進行敘述。
各OS使用由發送隊列和接收隊列構成的隊列對(QP)、以及對已結束處理的QP標識符進行排隊的完成隊列(CQ)進行數據傳輸，該QP的制作、CQ的控制、和對通道適配器的數據傳輸處理的起動等處理，由OS內的通道驅動器進行。圖4表示QP與CQ的概要。發送隊列以及接收隊列分別由包含指示數據緩沖區的地址的描述符(Descriptor)和數據緩沖區構成。當發送數據時，在發送隊列的描述符401中設置要發送的數據緩沖區403的物理地址。當接收數據時，在接收隊列的描述符404中設置存儲接收數據的數據緩沖區405的物理地址。各個隊列對具有標識符，在圖4的例子中，具有#100(QP100)的標識符，通道適配器可以同時對多個QP進行處理。
另外，指示各描述符的物理地址保存在地址變換表(TPT)406內。TPT是1個物理上連接的區域，保存該通道適配器使用的全部QP的發送隊列用描述符地址、以及接收隊列用描述符地址。在此，TPT內的各發送隊列用、接收隊列用描述符地址由16位字節構成，在最上位比特值為“1”時，表示該描述符地址有效，下位8位字節表示該描述符的物理地址。
CQ也分別具有標識符，包含適配器已結束處理的QP的標識符、以及包含是對發送隊列或接收隊列的哪一個結束了處理的信息。在此，CQ的各表列值由16位字節構成，在上位8字節的最上位比特為“1”時，表示該表列值有效，下位8字節中的上位4字節表示已結束處理的QP標識符，在該下位8字節中的下位4字節的最上位比特為“1”時，發送隊列為“0”時，表示結束了對接收隊列的處理。
在圖3的通道控制寄存器300內定義的TPT基址寄存器303的值指示地址變更表(TPT)406的起始地址(物理地址)，由通道驅動器進行設置。通道適配器使用TPT基址寄存器303的值，進行向地址變換表(TPT)406的訪問。
圖5表示發送隊列的詳細數據結構。在圖5中，DB_AD501由表示數據緩沖區地址區域的起始地址(物理地址)的8位字節的區域構成，FLAG503包括表示I/O處理是正常結束了還是因錯誤結束了的信息、表示錯誤發生時的錯誤種類的錯誤信息、以及表示是否存在下一個應處理的另外的描述符的信息(下一描述符(Next Descriptor)有無)，而且還有包含進行數據傳輸的對象處的QP號碼、相關聯的CQ標識符(CQ#)和指示該CQ的物理地址。然后，在存在應處理的描述符的情況下，在由8位字節構成的下一描述符502中設置下一個描述符的起始地址(物理地址)。另外，在本實施例中，最初的描述符500的DB_AD表示指令區域，第2個以后的描述符510的DB_AD表示數據緩沖區506。圖5雖然表示發送隊列的例子，但是接收隊列的格式也相同，在DB_AD指示的地方存儲接收數據。
作為I/O處理中的起動方法，在此，通道驅動器對在所述通道控制寄存器300內定義了的QP#寄存器302中進行處理的QP標識符(QP#)，設置在Send/Receive寄存器306中是表示發送隊列還是表示接收隊列的信息。另外，在TPT偏移(offset)地址寄存器304中，作為虛擬地址表示保存該QP的描述符地址的區域，設置從TPT基址的偏移地址，通過在I/O處理使能寄存器305中寫入“1”向該通道適配器指示I/O起動。
進行I/O處理時，通道驅動器在DB_AD501設置物理地址，在DB_AD所指示的地方設置指令區域(256字節)504。除指令外，該指令區域還包括表示進行I/O處理的對象處端口的目標ID、以及表示在該端口控制下存在的設備的LUN等信息。另外，將繼指令區域的256個字節之后的256個字節的區域作為對該指令的應答幀進行存儲的指令應答信息區域505。
然后，設置FLAG503的信息。設置對象處的QP#、以及作為與該描述符相關聯的CQ#設置CQ1，并設置該CQ1的起始地址(物理地址)。
另外，定義其他的描述符510，將該描述符510的起始地址設置在下一描述符502，在該描述符510的DB_AD507的地址指示的地方存在用于發送的數據緩沖區506。在數據緩沖區可變長的情況下，雖然可以在FLAG509內包含表示數據長的信息，但是，在本實施例中為了簡化說明，將數據緩沖區的大小固定為4K字節，不設置數據長。如上所述，通道驅動器制作發送隊列，起動I/O處理。另外，雖然在各個描述符內定義了FLAG，但對象處的QP號碼、關聯的CQ#、以及該CQ#的物理地址使起始描述符內的FLAG的值有效。
通道適配器當識別來自通道驅動器的I/O處理起動時，根據在上述通道控制寄存器內的TPT偏移地址寄存器304中設置的偏移(虛擬地址)和地址變換表(TPT)406得到相應的描述符的起始地址(物理地址)。通過使用該物理地址，進行相應描述符的取出處理，根據取出的描述符信息進行指令區域504、以及發送用數據緩沖區506的取出。之后，向在指令區域504內所指定的目標ID以及在FLAG503內指定的對象處的QP#進行數據傳輸。根據協議進行數據傳輸，在從對象處接收到表示處理結束的應答幀時，將該應答幀存儲到所述指令應答信息區域505中。在結束了該應答幀的存儲之后，根據FLAG503內的信息，在相應的完成隊列#1(CQ1)407中設置已結束處理的QP標識符、表示發送隊列的信息、該表列值的有效比特，在通道控制寄存器內的結束CQ寄存器308中設置作為CQ#的“1”，對OS給予表示I/O處理結束的I/O中斷。另外，在發生錯誤時，在FLAG503中設置錯誤信息。該OS內的通道驅動器通過識別該I/O中斷，來讀取結束CQ寄存器308，根據相應的CQ1的內容，對該通道適配器進行已起動的I/O處理的結束處理。以上是I/O處理的動作概要。
圖6表示軟件和通道適配器的關系，表示使用從QP000到QP999(604)的1000個QP、從CQ00到CQ99(607)的100個CQ進行輸入/輸出處理的例子。
然后，對本發明的一個實施例進行說明。
圖1是表示了本發明的特征的一個實施例。在本實施例中，對2個OS共用1個通道適配器的情況進行說明。
在圖1的數據處理系統中，表示在LPAR控制程序101的控制下LPAR#1和LPAR#22個LPAR開始，在LPAR#1中OS1(105)起動，在LPAR#2中OS2(106)起動。
各通道驅動器具備根據LPAR控制程序101，可以取得該通道驅動器進行動作的LPAR#的函數。在本實施例中，取得通道驅動器112在LPAR#1上進行動作的信息，和通道驅動器113在LPAR#2上進行動作的信息。虛擬通道驅動器102是實際控制通道適配器100的驅動器，在通道驅動器112以及通道驅動器113進行通道適配器100的通道控制寄存器114的訪問等情況下，LPAR控制程序101截取用于該訪問的函數，虛擬通道驅動器102進行實際的通道控制寄存器114的訪問。
如圖7所示，本數據處理系統把在各OS上可以使用的隊列對(QP)和完成隊列(CQ)的標識符和個數定義為結構信息的一部分。在上述中，雖然作為例子闡述了該通道適配器可以處理從QP000到QP999的1000個QP，以及可以處理從CQ00到CQ99的100個CQ，但將這些資源分配給各個OS，在結構信息中進行定義以使在不同的OS之間不共用具有相同標識符的QP、或CQ。在圖7的例子中，在LPAR#1表示從QP100可以使用100個QP，即從QP100到QP199，另外表示CQ只可以使用1個CQ1。同樣，在LPAR#2表示可以從QP200使用100個QP，即從QP200到QP299，此外表示CQ只可以使用1個CQ2。
通道驅動器根據該通道驅動器進行動作的LPAR#，使用內核函數等從所述結構信息中得到上述可以使用的QP#以及CQ#的信息。同樣，LPAR控制程序也使用內核函數等從所述結構信息中得到在LPAR#和各個LPAR所使用的QP#、以及CQ#的信息。
通道驅動器112控制QP100至QP199，對于TPT110，只設置QP100～QP199的發送隊列、以及接收隊列的描述符地址，將最上位比特的地址有效比特設置為“1”。通道驅動器112在TPT110設置完各個描述符的地址時，將TPT的起始地址寫入通道控制寄存器114內的TPT基址寄存器303中，進而為了通知TPT已成為有效，進行處理以在TPT有效寄存器307中寫入“1”。
在此，LPAR控制程序101截取通道驅動器112將值寫入TPT基址寄存器303的函數，虛擬通道驅動器102將與TPT110不同的虛擬地址變換表(VTPT)103的起始地址寫入該通道控制寄存器114的TPT基址寄存器303。另外，LPAR控制程序截取通道驅動器112將值寫入TPT有效寄存器307的函數，虛擬通道驅動器102將TPT110的地址有效比特為“1”時的相應地址復制到VTPT103，LPAR控制程序101在TPT有效寄存器307中寫入“1”。
同樣，通道驅動器113控制QP200至QP299，對于TPT111，只設置QP200～QP299的發送隊列、以及接收隊列的描述符地址，將最上位比特的地址有效比特設置為“1”。通道驅動器113在TPT111設置完各個描述符的地址后，將TPT的起始地址寫入通道控制寄存器114內的TPT基址寄存器303中，進而為了向TPT有效寄存器通知TPT已成為有效，進行處理以在該TPT有效寄存器307寫入“1”。在此，與上述相同，LPAR控制程序101截取通道驅動器113將值寫入TPT基址寄存器303的函數，虛擬通道驅動器102將VTPT103的起始地址寫入該通道控制寄存器114的TPT基址寄存器中。(在已經設置了值的情況下，寫上相同值)另外，LPAR控制程序101截取通道驅動器113將值寫入TPT有效寄存器307的所述函數，虛擬通道驅動器102將TPT111的地址有效比特為“1”時的相應地址復制到VTPT103，LPAR控制程序101在TPT有效寄存器中寫入“1”。
如圖8所示，通道驅動器112在TPT110中只對QP100～QP199的描述符設置值，另外，通道驅動器113在TPT111只對QP200～QP299的描述符設置值，所以各OS由于使用不同的描述符而不必共用，從各個TPT先頭的偏移產生偏移。因此，在虛擬通道驅動器102制作VTPT103時，可以不必變更從TPT基址的偏移，容易地復制TPT110、111的值，通過只重新制作該VTPT103，不伴隨傳輸用數據的復制、以及描述符等其他的輸入/輸出控制數據的變更。
另外，在本實施例中，雖然闡述了虛擬通道驅動器102存在于LPAR控制程序101內的方式，但作為其他的方式，如圖9所示，也可以在LPAR#3中啟動OS3(901)，在OS3(901)內使虛擬通道驅動器102動作，在OS3控制存儲器內制作VTPT103。
通道適配器100在TPT有效寄存器被設置為“1”時，取出VTPT，并保存在通道適配器內，使用最新的VTPT。因為通道控制寄存器114內的TPT基址寄存器303的值設置了VTPT103的起始地址，所以通道適配器100使用VTPT103。
然后，對OS1(105)的通道驅動器112使用圖4及圖5所示的QP100以及CQ1進行數據發送處理的情況進行說明。該通道驅動器112在QP100的發送隊列中，在DB_AD501設置物理地址，在DB_AD501指示的地方設置指令區域(256字節)504。另外，定義其他的描述符510，將該描述符510的起始地址設置在下一描述符502，在該描述符510的DB_AD507的地址所指示的地方存在用于發送的數據緩沖區506。通道驅動器112作為在FLAG509內相關聯的CQ#設置#1以及該CQ1的起始地址，為了起動I/O處理，使用內核函數將值寫入通道控制寄存器114內的TPT偏移地址寄存器304中。這時，LPAR控制程序101截取該函數，虛擬通道驅動器102將值寫入TPT偏移地址寄存器304。然后，通道驅動器112使用內核函數要在通道控制寄存器114內的QP#寄存器302設置QP#，在I/O處理使能寄存器305設置“1”。這時，LPAR控制程序101截取該函數，虛擬通道驅動器102在QP#寄存器302寫入QP#，在I/O處理使能寄存器305寫入“1”。
通道適配器100在識別來自虛擬通道驅動器102的I/O處理起動時，由在上述通道控制寄存器114內的TPT偏移地址寄存器304中所設置的偏移和VTPT103得到相應的描述符的起始地址。通過使用該起始地址，來進行相應描述符的取出處理，從取出的描述符信息中進行指令區域504、以及發送用數據緩沖區506的取出，向在指令區域504中所指定的目標ID、以及在FLAG503內所指定的對象處的QP#進行數據傳輸。根據協議進行數據傳輸，在接收到來自對象處的應答幀時，將該應答幀存儲到所述指令應答信息區域505。在結束了該應答幀的存儲之后，在CQ1設置表示QP100和發送隊列的信息，在通道控制寄存器114內的結束CQ寄存器308中設置了作為CP#的“1”之后，對OS給予表示I/O處理結束的I/O中斷。
LPAR控制程序101截取該I/O中斷，虛擬通道驅動器102讀取通道控制存器內的結束CQ寄存器308的值，識別對CQ1的處理已結束，因為得知該處理是對LPAR#1的處理，所以對OS1給予截取后的I/O中斷。OS1的通道驅動器112通過識別該I/O中斷，讀取CQ1的內容，進行該I/O處理的結束處理。
OS2(106)的通道驅動器113使用QP200～QP299、以及CQ2進行I/O處理。其他的I/O處理的概要與OS1(105)進行的處理相同。
在上述實施例中，雖然說明了發送數據的情況，但在接收到數據的情況下，因為由接收到的幀所指定的QP#已進入，所以通過使用該指定的QP的Receive Queue進行I/O處理，也可以接收數據。
以上，雖然說明了有關本發明的實施例，但對于具有PCI總線接口的設備，由于不用設置由硬件構成的控制器、本地存儲器，根據控制程序取得通道驅動器進行動作的虛擬計算機號碼，只重新制作將虛擬地址變換為物理地址的表，由此可以提供同樣不用進行傳輸用數據的復制，不變更輸入/輸出控制數據可以由多個OS共用的通道裝置。
權利要求
1.一種數據處理系統，控制程序在中央處理裝置上運行，在該控制程序的控制下，可以運行多個操作系統(OS)，并具有發送/接收數據的通道適配器，其特征在于，在所述各個OS和所述通道適配器之間，使用各自具有識別符的輸入/輸出處理控制數據進行輸入/輸出處理，具備對應所述各個OS排他地定義了各個OS可以使用的輸入/輸出處理控制數據的標識符；所述通道適配器可以處理多個輸入/輸出處理控制數據；所述各個OS通過使用與所述構成信息中定義的可以使用的標識符對應的輸入/輸出處理控制數據，使用1個所述通道適配器控制多個OS各自標識符不同的輸入/輸出處理控制數據，無需在不同的OS之間共用與所述通道適配器相對的輸入/輸出處理控制數據而進行輸入/輸出處理。
2.如權利要求1所述的數據處理系統，其特征在于，在所述各OS上，作為所述通道適配器與OS的接口的，控制所述輸入/輸出處理控制數據的通道驅動器進行動作；該通道驅動器具有從所述控制程序得到表示該通道驅動器進行動作的OS系統上的標識符的虛擬計算機號碼的單元；在所述構成信息中定義所述虛擬計算機號碼和可以使用的輸入/輸出處理控制數據的標識符的對應；所述各通道驅動器使用與所述構成信息中定義了的可以使用的標識符相對應的輸入/輸出處理控制數據。
3.如權利要求2所述的數據處理系統，在所述通道驅動器與所述通道適配器之間的接口指示所述輸入/輸出處理控制數據的地址是虛擬地址，為了將該虛擬地址變換為物理地址而使用地址變換表，由此來進行輸入/輸出處理，其特征在于，所述通道驅動器根據從所述控制程序得到的虛擬計算機號碼和從所述構成信息得到的可以使用的輸入/輸出處理控制數據的標識符，制作與該可以使用的輸入/輸出處理控制數據相對的地址變換表；具有將各OS的通道驅動器制成的多個該地址變換表制作成1個虛擬地址變換表的單元；所述通道適配器使用所述虛擬地址變換表，處理多個OS上的輸入/輸出處理控制數據，由此不進行在各OS上生成的輸入/輸出處理控制數據的變更，所述通道適配器對多個OS進行輸入/輸出處理。
4.如權利要求1所述的數據處理系統，其特征在于，所述輸入/輸出處理控制數據由多個隊列構成；各隊列由數據緩沖區和包含指示該數據緩沖區的地址的描述符構成。
5.如權利要求4所述的數據處理系統，其特征在于，所述隊列由數據發送用發送隊列和數據接收用接收隊列構成。
6.如權利要求4所述的數據處理系統，其特征在于，具有對指示所述各隊列的描述符的地址進行存儲的地址變換表。
7.如權利要求6所述的數據處理系統，其特征在于，設置所述地址變換表的起始地址的地址寄存器被設置在所述通道適配器內。
8.如權利要求7所述的數據處理系統，其特征在于，所述各OS的各通道驅動器在將該OS用的所述地址變換表的起始地址設置在所述通道適配器的所述地址寄存器之后，向所述通道適配器指示I/O起動。
全文摘要
提供一種通道適配器，在多個OS運行的數據處理系統中，其不必變更用于進行輸入/輸出處理的控制數據，只通過制作地址變換表就可以由多個OS共用。對于1個通道適配器，多個OS使用各自標識符不同的輸入/輸出處理控制數據，在不同的OS之間不必共用對所述適配器的輸入/輸出處理控制數據來進行輸入/輸出處理。另外，數據處理系統將各個OS制作出的多個地址變換表重新制作為1個虛擬地址變換表，通道適配器使用該虛擬地址變換表處理多個OS上的輸入/輸出控制數據。
文檔編號G06F9/46GK1749967SQ20051010340
公開日2006年3月22日 申請日期2005年9月15日 優先權日2004年9月16日
發明者豐原吉宏, 后藤哲弘, 久米正二 申請人:株式會社日立制作所