一種電流源及用于dac的偏置電路的制作方法
【專利摘要】一種電流源及用于DAC的偏置電路，所述電流源包括：基準電流源、第一I-V轉換單元和第一V-I轉換單元組成的第一鏡像結構、第二I-V轉換單元和第二V-I轉換單元組成的第二鏡像結構、第三I-V轉換單元和第三V-I轉換單元組成的第三鏡像結構。所述電流源及用于DAC的偏置電路輸出精度高。
【專利說明】
_種電流源及用于DAG的偏置電路
技術領域
[0001]本發明涉及電子領域，尤其涉及一種電流源及用于DAC的偏置電路。
【背景技術】
[0002]隨著電子技術的不斷發展，電流源的應用十分廣泛，特別是高精度電流源的應用，例如電流源可以應用于模擬數字轉換電路。數字模擬轉換器(Digital to AnalogConvertor, DAC)是數字世界和模擬世界之間的橋梁。人類生活在模擬世界中，雖然數字器件及設備的比重日益增強，但是DAC的發展仍是必不可少的。DAC現已廣泛用于多種領域，從航空航天、國防軍事到民用通信、多媒體、數字信號處理，都涉及到DAC的應用。隨著集成電路的S0C(System On Chip)趨勢，對實現高性能嵌入化的DAC的要求越來越高。
[0003]但是，目如電流源的精度有待提尚。

【發明內容】

[0004]本發明解決的問題是提高電流源輸出精度。
[0005]為解決上述問題，本發明提供一種電流源。所述電流源包括:基準電流源、第一1-V轉換單元和第一 V-1轉換單元組成的第一鏡像結構、第二 1-V轉換單元和第二 V-1轉換單元組成的第二鏡像結構、第三1-V轉換單元和第三V-1轉換單元組成的第三鏡像結構；
[0006]所述第一 1-V轉換單元的第一輸入端與所述基準電流源的輸出端相連接，所述第一ι-ν轉換單元的第二輸入端適于連接至第一電壓，所述第一 1-V轉換單元電壓輸出端與所述第一 V-1轉換單元的電壓輸入端相連接；
[0007]所述第一 V-1轉換單元的第一輸入端適于連接至第一電壓，所述第一 V-1轉換單元的輸出端連接至所述第二 1-V轉換單元的第一輸入端；
[0008]所述第二 1-V轉換單元的第二輸入端適于連接至第二電壓，所述第二 1-V轉換單元的電壓輸出端連接至所述第二 V-1轉換單元的電壓輸入端，所述第二 V-1轉換單元的輸出端連接至所述第三1-V轉換單元第一輸入端；
[0009]所述第三Ι-v轉換單元的第二輸入端適于連接至第三電壓，所述第三1-V轉換單元的電壓輸出端與所述第三V-1轉換單元的電壓輸入端相連接；
[0010]第三V-1轉換單元的第一輸入端適于連接至第三電壓，所述第三V-1轉換單元的輸出端作為所述電流源的輸出端。
[0011]可選的，所述基準電流源包括:NM0S管、放大器、電阻；
[0012]所述放大器的一輸入端適于連接至參考電壓源的輸出電壓，另一輸入端連接至所述NMOS管的源極，所述放大器的輸出端連接至所述NMOS管的柵極；
[0013]所述NMOS管的源極連接至所述電阻的一端，所述電阻的另一端連接至所述第二電壓，所述NMOS管的漏極作為所述基準電流源的輸出端。
[0014]可選的，所述第一鏡像結構包括:第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS 管；
[0015]所述第一 PMOS管的漏極連接至所述基準電流源的輸出端和所述第二 PMOS管的柵極，所述第一 PMOS管的源極連接至所述第二 PMOS管的漏極，所述第一 PMOS管的柵極連接至所述第四PMOS管的柵極；
[0016]所述第二 PMOS管的源極適于連接至所述第一電壓，所述第二 PMOS管的柵極連接至所述第三PMOS管的柵極；
[0017]所述第三PMOS管的源極適于連接至所述第一電壓，所述第三PMOS管的漏極連接至所述第四PMOS管的源極；
[0018]所述第四PMOS管的漏極作為所述第一 V-1轉換單元的輸出端。
[0019]根據權利要求1所述的電流源，其特征在于，所述第二鏡像結構包括:第五NMOS管和第六NMOS管；
[0020]所述第五NMOS管的漏極連接至所述第一 V-1轉換單元的輸出端，所述第五NMOS管的柵極與所述第五NMOS管的漏極、所述第六NMOS管的柵極相連接，所述第五NMOS管的源極適于連接至所述第二電壓；
[0021]所述第六NMOS管的源極適于連接至所述第二電壓，所述第六NMOS管的漏極作為所述第二 V-1轉換單元的輸出端。
[0022]可選的，所述第三鏡像結構包括:第七PMOS管、第八PMOS管、第九PMOS管以及第十PMOS管；
[0023]所述第七PMOS管的漏極與所述第二 V-1轉換單元的輸出端相連接，所述第七PMOS管的柵極與所述第七PMOS管的漏極、所述第十PMOS管的柵極相連接，所述第七PMOS管的源極與所述第八PMOS管的漏極相連接；
[0024]所述第八PMOS管的漏極與所述第八PMOS管的柵極相連接，所述第八PMOS管的源極適于連接至所述第三電壓，所述第八PMOS管的柵極連接至所述第九PMOS關的柵極；
[0025]所述第九PMOS管的源極適于連接至所述第三電壓，所述第九PMOS管的漏極連接至所述第十PMOS管的源極；
[0026]所述第十PMOS管的漏極作為所述第三V-1轉換單元的輸出端。
[0027]本發明實施例還提供一種用于DAC的偏置電路，包括:
[0028]電流源、第^^一 PMOS管、第十二 PMOS管、第一電阻、第二電阻；
[0029]所述第十一 PMOS管的源極連接至所述電流源的輸出端，所述第十一 PMOS管的柵極連接至第一控制電壓，所述第十一 PMOS管的漏極連接至所述第一電阻的一端，并作為所述偏置電路的第一輸出端，所述第一電阻的另一端適于連接至所述第二電壓；
[0030]第十二 PMOS管的源極連接至所述電流源的輸出端，所述第十二 PMOS管的柵極連接至第二控制電壓，所述第十二 PMOS管的漏極連接至所述第二電阻的一端，并作為所述偏置電路的第二輸出端，所述第二電阻的另一端適于連接至所述第二電壓。
[0031]與現有技術相比，本發明實施例的技術方案具有以下優點:
[0032]通過使用三組V-1轉換單元和1-V轉換單元，使得作為電流源輸出端的第三V-1轉換單元的第二輸入端連接至第三電壓，而與基準電流源的輸出相連的第一 ι-v轉換單元的第一輸入端連接至第一電壓，從而與電流源輸出端相連的外部電路不會對基準電流源產生干擾；由于第三ι-ν轉換單元的第二輸入端和第三V-1轉換單元的第一輸入端均連接至第三電壓，屬于同一個電壓域，從而減少電流源輸出電流受電壓變化影響，提高電流源輸出電流的精度。
【附圖說明】
[0033]圖1是本發明實施例中一種電流源示意圖；
[0034]圖2是本發明實施例中一種基準電流源的結構圖；
[0035]圖3是本發明實施例中一種第一鏡像結構；
[0036]圖4是本發明實施例中一種第二鏡像結構；
[0037]圖5是本發明實施例中一種第三鏡像結構；
[0038]圖6是本發明實施例中一種用于DAC偏置的輸出電路；
[0039]圖7是本發明實施例中一種DAC的偏置電路；
[0040]圖8是傳統的電壓偏置(VOLTAGE BIAS)電路；
[0041]圖9是傳統的電壓型偏置的仿真結果；
[0042]圖10是如圖7所示的電流源的仿真結果。
【具體實施方式】
[0043]如前所述，目前電流源的精度有待提高。
[0044]本發明實施例通過使用三組V-1轉換單元和1-V轉換單元，使得作為電流源輸出端的第三V-1轉換單元的第二輸入端連接至第三電壓，而與基準電流源的輸出相連的第一1-V轉換單元的第一輸入端連接至第一電壓，從而與電流源輸出端相連的外部電路不會對基準電流源產生干擾；由于第三ι-ν轉換單元的第二輸入端和第三V-1轉換單元的第一輸入端均連接至第三電壓，屬于同一個電壓域，從而減少電流源輸出電流受電壓變化影響，提高電流源輸出電流的精度。
[0045]為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0046]圖1是本發明實施例中一種電流源示意圖，下面結合圖1對本發明實施例中電流源進行說明。
[0047]電流源10包括:基準電流源14、第一 1-V轉換單元111和第一 V-1轉換單元112組成的第一鏡像結構11、第二 1-V轉換單元121和第二 V-1轉換單元122組成的第二鏡像結構12、第三1-V轉換單元131和第三V-1轉換單元132的第三鏡像結構13。其中:
[0048]第一 1-V轉換單元111的第一輸入端與基準電流源14的輸出端相連接，第一 I_V轉換單元111的第二輸入端適于通過端口 Pll連接至第一電壓，第一 1-V轉換單元111的電壓輸出端與第一 V-1轉換單元112的電壓輸入端相連接；
[0049]第一 V-1轉換單元112的第一輸入端適于通過端口 Pll連接至第一電壓，所述第一V-1轉換單元112的輸出端連接至第二 1-V轉換單元121的第一輸入端；
[0050]第二 1-V轉換單元121的第二輸入端適于通過端口 P12連接至第二電壓，所述第二1-V轉換單元121的電壓輸出端連接至第二 V-1轉換單元122的電壓輸入端，第二 V-1轉換單元122的輸出端連接至第三1-V轉換單元131第一輸入端；
[0051]第三1-V轉換單元131的第二輸入端適于通過端口 P3連接至第三電壓，所述第三1-V轉換單元131的電壓輸出端與第三V-1轉換單元132的電壓輸入端相連接；
[0052]第三V-1轉換單元132的第一輸入端適于通過端口 P13連接至第三電壓，第三V-1轉換單元132的輸出端Pout作為電流源10的輸出端。
[0053]本發明實施例通過使用三組V-1轉換單元和1-V轉換單元，使得作為電流源輸出端的第三V-1轉換單元132的第二輸入端連接至第三電壓，而與基準電流源的輸出相連的第一 1-V轉換單元111的第一輸入端連接至第一電壓，從而與電流源輸出端相連的外部電路不會對基準電流源產生干擾；由于第三1-V轉換單元131的第二輸入端和第三V-1轉換單元132的第一輸入端均連接至第三電壓，屬于同一個電壓域，從而減少電流源10輸出電流受電壓變化影響，提高電流源10輸出電流的精度。
[0054]在具體實施中，基準電流源可以是多種不同結構的基準電流源。
[0055]圖2是本發明實施例中一種基準電流源的結構圖，下面結合圖2進行詳細說明。
[0056]基準電流源20包括:NM0S管M21、放大器21、電阻R21。其中:
[0057]放大器20的正相輸入端適于通過端口 P21連接至參考電壓源(圖中未示出)的輸出電壓，負向輸入端連接至NMOS管M21的源極，放大器21的輸出端連接至NMOS管M21的柵極；
[0058]NMOS管M21的源極連接至電阻R21的一端，電阻R21的另一端通過端口 P22連接至所述第二電壓，?OS管M21的漏極作為所述基準電流源的輸出端，也就是P23。
[0059]在具體實施中，第一鏡像結構包括:第一 1-V轉換單元和第一 V-1轉換單元，可以是簡單電流鏡、共源共柵電流鏡、低壓電流鏡或其他形式電流鏡。
[0060]圖3是本發明實施例中一種第一鏡像結構，下面結合圖3進行說明。
[0061]第一鏡像結構30包括:第一 PMOS管M31、第二 PMOS管M32、第三PMOS管M33、第四PMOS管M34。其中:
[0062]第一 PMOS管M31的漏極通過端口 P32連接至所述基準電流源的輸出端和所述第二PMOS管M32的柵極，第一 PMOS管M31的源極連接至所述第二 PMOS管M32的漏極，第一PMOS管M31的柵極連接至第四PMOS管M34的柵極；
[0063]第二 PMOS管M32的源極適于通過端口 P31連接至所述第一電壓，第二 PMOS管M32的柵極連接至第三PMOS管M33的柵極；
[0064]第三PMOS管M33的源極適于通過端口 P31連接至所述第一電壓，第三PMOS管M33的漏極連接至第四PMOS管M34的源極；
[0065]第四PMOS管M34的漏極作為所述第一 V-1轉換單元的輸出端，也就是圖中端口P33。
[0066]在具體實施中，第二鏡像結構包括:第二 1-V轉換單元和第二 V-1轉換單元，可以是簡單電流鏡、共源共柵電流鏡、低壓電流鏡或其他形式電流鏡。
[0067]圖4是本發明實施例中一種第二鏡像結構，下面結合圖4進行說明。
[0068]第二鏡像結構40包括:第五NMOS管M41和第六NMOS管M42，其中第五NMOS管M41的漏極通過端口 P41連接至第一 V-1轉換單元的輸出端，第五NMOS管M41的柵極與第五NMOS管M41的漏極、第六NMOS管M42的柵極相連接，第五NMOS管M41的源極適于通過端口 P43連接至所述第二電壓；第六NMOS管M42的源極適于通過端口 P43連接至所述第二電壓，第六NMOS管M42的漏極作為所述第二 V-1轉換單元的輸出端。
[0069]在具體實施中，第二鏡像結構包括:第二 1-V轉換單元和第二 V-1轉換單元，可以是簡單電流鏡、共源共柵電流鏡、低壓電流鏡或其他形式電流鏡。
[0070]圖5是本發明實施例中一種第三鏡像結構，下面結合圖5進行說明。
[0071]第三鏡像結構50包括:第七PMOS管M51、第八PMOS管M52、第九PMOS管M53以及第十PMOS管M54。其中:
[0072]第七NMOS管M51的漏極通過端口 P52與所述第二 V-1轉換單元的輸出端相連接，第七NMOS管M51的柵極與第七NMOS管M51的漏極、第十NMOS管M54的柵極相連接，第七NMOS管M51的源極與第八NMOS管M52的漏極相連接；
[0073]第八NMOS管M52的漏極與第八NMOS管M52的柵極相連接，第八NMOS管M52的源極適于通過端口 P51連接至所述第三電壓，第八NMOS管M52的柵極連接至所述第九PMOS管M53的柵極；
[0074]第九NMOS管M53的源極適于通過端口 P51連接至所述第三電壓，第九NMOS管M53的漏極連接至第十NMOS管M54的源極；
[0075]第十NMOS管M54的漏極作為所述第三V-1轉換單元的輸出端，如圖中P53。
[0076]本發明實施例還提供一種用于DAC的偏置電路，包括:前述電流源和用于DAC偏置的輸出電路。圖6是本發明實施例中一種用于DAC偏置的輸出電路，包括:第i^一 PMOS管M61、第十二 PMOS管M62、第一電阻R61、第二電阻R62。其中:
[0077]第十一 PMOS管M61的源極通過端口 P61連接至所述電流源(圖中未示出)的輸出端，第i^一 PMOS管M61的柵極連接至第一控制電壓，第i^一 PMOS管M61的漏極連接至第一電阻R61的一端，并作為所述偏置電路的第一輸出端V0P，第一電阻R61的另一端適于通過端口 P64連接至所述第二電壓；
[0078]第十二 PMOS管的源極通過端口 P61連接至所述電流源的輸出端，第十二 PMOS管M62的柵極連接至第二控制電壓，第十二 PMOS管M62的漏極連接至所述第二電阻R62的一端，并作為所述偏置電路的第二輸出端，所述第二電阻R62的另一端適于通過端口 P65連接至所述第二電壓。
[0079]由于工藝中的金屬線等存在寄生的電阻，在電流流過時會產生壓降，這樣電源線在到達IC是會產生電源損失。對于應用在視頻領域的DAC而言，由于輸出幾十毫安的電流，這樣的電源損失會更嚴重。那么不同的DAC，或同一個DAC的不同通道之間，輸出會存在誤差，這樣的誤差會使視頻信號變差。本發明實施例在傳統DAC結構的基礎上，通過改變偏置電路，改變輸出的實現方式，進而在存在電源損失的情況下，使DAC的輸出誤差變小，保持視頻信號優良。
[0080]在一具體實施例中，DAC的偏置電路如圖7所示，包括:NM0S管MO、放大器0ΡΑΜΡ、電阻R0、第一 PMOS管M2、第二 PMOS管Ml、第三PMOS管M7、第四PMOS管M8、第五NMOS管M9和第六NMOS管M10、第七PMOS管M12、第八PMOS管Mil、第九PMOS管M3以及第十PMOS管M4、第^^一 PMOS管M5、第十二 PMOS管M6、第一電阻R1、第二電阻R2。其中第三PMOS管M7、第四PMOS管M8、第五NMOS管M9和第六NMOS管MlO組成電流偏置電路CURRENT BIAS的核心電路71，第九PMOS管M3以及第十PMOS管M4、第^^一 PMOS管M5、第十二 PMOS管M6，電阻Rl、R2組成DAC的單位電流源電路MSB (Most Significant Bit)72。
[0081]其中標準電流源的輸出電流，也就是偏置電流IB由下式得出:IB = VREF/R0。
[0082]其中VREF為精度比較高的參考電壓，RO為精度比較高的片外電阻。這樣IB就為不隨電源電壓VDD變化的準確的偏置電流。
[0083]電流源的輸出電流頂SB通過設置第七PMOS管Ml2和第十PMOS管M4的尺寸比例、以及第八PMOS管Mll和第九PMOS管M3的尺寸比例均為1，則頂SB = IB。這樣通過開關控制信號SC和SCB控制流過PMOS管M5，M6的電流，得到輸出電壓VOP = IMSB*R1 = IB*R1或者VON = IMSB*R2 = IB*R2。這里第^^一 PMOS管M5、第十二 PMOS管M6不能同時導通。
[0084]根據MOS管飽和區的電流公式，PMOS管Mll和M3的飽和電流頂SB=0.5*μp*Cox*(W11/Ll I)*(VDD10-VB3-VTHP11) 2= 0.5*μp*Cox*(W3/L3)*(VDD10-VB3-VTHP3)2，其中μρ為迀移率，Cox為單位面積的柵氧電容，W11/L11為Mil的寬長比，VTHP11為Ml I的閾值電壓，W3/L3為M3的寬長比，VTHP3為M3的閾值電壓，VDD1為MSB的電源電壓，VB3為Mll和M3的柵極電壓。這里VTHPll = VTHP3，設置W11/L11 =W3/L3，那么頂SB就不會受到電源電壓VDD1的影響而等于偏置電流IB。
[0085]傳統的電壓偏置(VOLTAGE BIAS)電路如圖8所示，其中PMOS管Ml、M2共同組成VOLTAGE BIAS的核心電路81。右邊的MSB電路82與本發明實施例中電流偏置電路相同。偏置電流與本發明實施例中的偏置電流相同，都是IB = VREF/R0。
[0086]根據MOS管飽和區的電流公式，第二 PMOS管Ml的飽和電流為IB =
0.5* μ p*Cox* (ffl/Ll) * (VDD-VB1-VTHP1) 2；M3 的飽和電流為 IMSB = 0.5* μ p*Cox* (W3/L3)*(VDD10-VB1-VTHP3)2，其中μρ為迀移率，Cox為單位面積的柵氧電容，W1/L1為Ml的寬長比，VTHPl為Ml的閾值電壓，W3/L3為M3的寬長比，VTHP3為M3的閾值電壓，VDD1為MSB的電源電壓，VBl為Mll和M3的柵極電壓。這里VTHPll = VTHP3，設置Wll/Lll = W3/L3o
[0087]由于制造工藝存在寄生電阻，流過寄生電阻產生電壓壓降，由于流過VDD和VDD1的電流不等，又很難調整寄生電阻的大小，這樣這里的VDD和VDD1就會存在壓差△ V，那么IB 幸 IMSB0
[0088]這樣，DAC的輸出電流頂SB就會隨著壓差Δ V的不同而不同，降低了 DAC的高性能可靠性，在產品上就會存在視頻信號變差的風險，造成客戶量產失敗。
[0089]圖9給出了傳統的電壓型偏置的仿真結果，可以看出如圖8所示的傳統DAC單位電流源MSB隨電源電壓壓差也就是VDD和VDD1的壓差Δ V的變化范圍為333.9uA。圖10給出了如圖7所示的電流源的仿真結果，可以看出DAC單位電流源MSB隨電源電壓壓差△ V的變化范圍明顯減小，只有0.48uA。
[0090]本發明實施例通過使用三組V-1轉換單元和1-V轉換單元，使得作為電流源輸出端的第三V-1轉換單元的第二輸入端連接至第三電壓，而與基準電流源的輸出相連的第一1-V轉換單元的第一輸入端連接至第一電壓，從而與電流源輸出端相連的外部電路不會對基準電流源產生干擾；由于第三1-V轉換單元的第二輸入端和第三V-1轉換單元的第一輸入端均連接至第三電壓，屬于同一個電壓域，從而減少電流源輸出電流受電壓變化影響，提高電流源輸出電流的精度。
[0091]雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
【主權項】
1.一種電流源，其特征在于，包括:基準電流源、第一 1-V轉換單元和第一 V-1轉換單元組成的第一鏡像結構、第二 1-V轉換單元和第二 V-1轉換單元組成的第二鏡像結構、第三1-V轉換單元和第三V-1轉換單元組成的第三鏡像結構； 所述第一 1-V轉換單元的第一輸入端與所述基準電流源的輸出端相連接，所述第一1-V轉換單元的第二輸入端適于連接至第一電壓，所述第一 1-V轉換單元電壓輸出端與所述第一 V-1轉換單元的電壓輸入端相連接； 所述第一 V-1轉換單元的第一輸入端適于連接至第一電壓，所述第一 V-1轉換單元的輸出端連接至所述第二 1-V轉換單元的第一輸入端； 所述第二 1-V轉換單元的第二輸入端適于連接至第二電壓，所述第二 1-V轉換單元的電壓輸出端連接至所述第二 V-1轉換單元的電壓輸入端，所述第二 V-1轉換單元的輸出端連接至所述第三1-V轉換單元第一輸入端； 所述第三1-V轉換單元的第二輸入端適于連接至第三電壓，所述第三1-V轉換單元的電壓輸出端與所述第三V-1轉換單元的電壓輸入端相連接； 第三V-1轉換單元的第一輸入端適于連接至第三電壓，所述第三V-1轉換單元的輸出端作為所述電流源的輸出端。2.根據權利要求1所述的電流源，其特征在于，所述基準電流源包括=NMOS管、放大器、電阻； 所述放大器的一輸入端適于連接至參考電壓源的輸出電壓，另一輸入端連接至所述NMOS管的源極，所述放大器的輸出端連接至所述NMOS管的柵極； 所述NMOS管的源極連接至所述電阻的一端，所述電阻的另一端連接至所述第二電壓，所述NMOS管的漏極作為所述基準電流源的輸出端。3.根據權利要求1所述的電流源，其特征在于，所述第一鏡像結構包括:第一PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管； 所述第一 PMOS管的漏極連接至所述基準電流源的輸出端和所述第二 PMOS管的柵極，所述第一 PMOS管的源極連接至所述第二 PMOS管的漏極，所述第一 PMOS管的柵極連接至所述第四PMOS管的柵極； 所述第二 PMOS管的源極適于連接至所述第一電壓，所述第二 PMOS管的柵極連接至所述第三PMOS管的柵極； 所述第三PMOS管的源極適于連接至所述第一電壓，所述第三PMOS管的漏極連接至所述第四PMOS管的源極； 所述第四PMOS管的漏極作為所述第一 V-1轉換單元的輸出端。4.根據權利要求1所述的電流源，其特征在于，所述第二鏡像結構包括:第五NMOS管和第六NMOS管； 所述第五NMOS管的漏極連接至所述第一 V-1轉換單元的輸出端，所述第五NMOS管的柵極與所述第五NMOS管的漏極、所述第六NMOS管的柵極相連接，所述第五NMOS管的源極適于連接至所述第二電壓； 所述第六NMOS管的源極適于連接至所述第二電壓，所述第六NMOS管的漏極作為所述第二 V-1轉換單元的輸出端。5.根據權利要求1所述的電流源，其特征在于，所述第三鏡像結構包括:第七PMOS管、第八PMOS管、第九PMOS管以及第十PMOS管； 所述第七PMOS管的漏極與所述第二 V-1轉換單元的輸出端相連接，所述第七PMOS管的柵極與所述第七PMOS管的漏極、所述第十PMOS管的柵極相連接，所述第七PMOS管的源極與所述第八PMOS管的漏極相連接； 所述第八PMOS管的漏極與所述第八PMOS管的柵極相連接，所述第八PMOS管的源極適于連接至所述第三電壓，所述第八PMOS管的柵極連接至所述第九PMOS管的柵極； 所述第九PMOS管的源極適于連接至所述第三電壓，所述第九PMOS管的漏極連接至所述第十PMOS管的源極； 所述第十PMOS管的漏極作為所述第三V-1轉換單元的輸出端。6.一種用于DAC的偏置電路，其特征在于，包括: 如權利要求1至5任一項所述的電流源、第i^一 PMOS管、第十二 PMOS管、第一電阻、第二電阻； 所述第十一 PMOS管的源極連接至所述電流源的輸出端，所述第十一 PMOS管的柵極連接至第一控制電壓，所述第十一 PMOS管的漏極連接至所述第一電阻的一端，并作為所述偏置電路的第一輸出端，所述第一電阻的另一端適于連接至所述第二電壓； 第十二 PMOS管的源極連接至所述電流源的輸出端，所述第十二 PMOS管的柵極連接至第二控制電壓，所述第十二 PMOS管的漏極連接至所述第二電阻的一端，并作為所述偏置電路的第二輸出端，所述第二電阻的另一端適于連接至所述第二電壓。
【文檔編號】G05F3/28GK105988501SQ201510089888
【公開日】2016年10月5日
【申請日】2015年2月27日
【發明人】陳春鵬
【申請人】中芯國際集成電路制造(上海)有限公司