一種偏差信號產生電路及多端口可配置puf電路的制作方法
【技術領域】
[0001] 本發明涉及一種偏差信號產生電路，尤其是涉及一種偏差信號產生電路及多端口 可配置PUF電路。
【背景技術】
[0002] 隨著計算機技術和集成電路技術的飛速發展，信息安全與隱私越來越受到人們關 注。物理不可克隆函數(Physical Unclonable Function，PUF)電路，采用提取硬件紋理特 性的方式，提供了一種增強信息安全的途徑。這種技術最早由文獻1(PAPPU R，RECHT R， TAYLOR J,et al.Physical one-way function[J]. Science ,2002,297(5589):2026-2030.)提出，它是集成電路領域的"DNA特征識別技術"。目前硅基PUF電路是最主要的一個 研究方向，利用結構和參數相同的電路之間存在的微小工藝偏差(表現在電學特性上為時 延、電壓、電流偏差等），產生具有唯一性、隨機性和不可克隆性的響應。這些微小工藝偏差 可分為兩類:第1類為工藝參數偏差，包括摻雜濃度、氧化層厚度、擴散深度等，是由沉積和 摻雜劑擴散的非均勻性導致;第2類為幾何尺度偏差，主要包括晶體管寬度和長度偏差，是 由光刻技術的精度決定。PUF電路輸出相應的唯一性、隨機性和不可克隆性這3大特性使得 它在設備認證、密鑰生成與存儲，IP保護以及安全芯片防攻擊等信息安全領域具有廣闊的 應用前景。
[0003] 物理不可克隆性是PUF電路的固有屬性，因此在PUF電路設計過程中應著重考慮輸 出響應的唯一"性、隨機性以及可靠性，PUF電路偏差信號的大小及分布是決定這些屬性的重 要因素。傳統的PUF電路，主要利用數字電路中M0SFET的工藝參數偏差和幾何尺度偏差來設 計偏差信號產生電路，如R0-PUF電路中的環形振蕩器、SRAM-PUF電路中的交叉耦合反相器 以及Arbiter-PUF電路中的延時單元等。電流鏡是模擬電路中必不可少的部分，用于實現復 制輸入電流到輸出支路，然而由于輸入-輸出電路之間的隨機工藝偏差和系統誤差，使得復 制到輸出支路上的電流會圍繞輸入電流大小產生偏差。
[0004] 鑒此，利用電流鏡的隨機工藝偏差來設計偏差信號產生電路，繼而采用該偏差信 號產生電路構建PUF電路，對提高PUF電路輸出響應的唯一性、隨機性以及可靠性具有重要 意義。

【發明內容】

[0005] 本發明所要解決的技術問題之一是提供一種可以提高HJF電路輸出響應的唯一 性、隨機性以及可靠性的偏差信號產生電路。
[0006] 本發明解決上述技術問題之一所采用的技術方案為：一種偏差信號產生電路，包 括基準電流源、分壓電路、多路共源共柵電流鏡和m個邏輯控制信號開關，m為大于等于2的 整數；
[0007] 所述的基準電流源包括第一 PM0S管、第二PM0S管、第三PM0S管、第四PM0S管、第一 NM0S管、第二NM0S管、第三NM0S管、第四NM0S管、第五NM0S管和第一電阻，所述的分壓電路包 括第二電阻和第三電阻;所述的第一 PMOS管的源極、所述的第二PMOS管的源極、所述的第四 PM0S管的源極、所述的第一電阻的一端、所述的第二電阻的一端和所述的第三電阻的一端 均接入電源，所述的第一電阻的另一端和所述的第三PMOS管的源極連接，所述的第一 PMOS 管的柵極、所述的第二PMOS管的柵極、所述的第三PMOS管的柵極、所述的第四PMOS管的柵 極、所述的第一PMOS管的漏極和所述的第一匪0S管的漏極連接，所述的第二PMOS管的漏極、 所述的第一 NM0S管的柵極和所述的第二W0S管的漏極連接，所述的第三PMOS管的漏極、所 述的第二匪0S管的柵極、所述的第三NM0S管的柵極和所述的第三匪0S管的漏極連接，所述 的第四PMOS管的漏極、所述的第四NM0S管的漏極和所述的第四NM0S管的柵極連接且其連接 端為所述的基準電流源的第一輸出端，所述的第四NM0S管的源極、所述的第五NM0S管的漏 極和所述的第五NM0S管的柵極連接且其連接端為所述的基準電流源的第二輸出端;所述的 第一匪0S管的源極、所述的第二匪0S管的源極、所述的第三匪0S管的源極和所述的第五 NM0S管的源極均接地;所述的多路共源共柵電流鏡包括m個電路結構相同的電流鏡支路，所 述的電流鏡支路包括第六NM0S管和第七NM0S管，所述的第六NM0S管的源極為所述的電流鏡 支路的輸出端，所述的第六NM0S管的漏極和所述的第七NM0S管的漏極連接，所述的第七 匪0S管的源極接地，所述的第六NM0S管的柵極為所述的電流鏡支路的第一輸入端，所述的 第七匪0S管的柵極為所述的電流鏡支路的第二輸入端，m個所述的電流鏡支路的第一輸入 端均和所述的基準電流源的第一輸出端連接，m個所述的電流鏡支路的第二輸入端均和所 述的基準電流源的第二輸出端連接，第j個所述的電流鏡支路的輸出端和第j個所述的邏輯 控制信號開關的第1腳連接，第j個所述的邏輯控制信號開關的輸入信號控制端為所述的偏 差信號產生電路的第j輸入端，j = l，2,…，m，m個所述的邏輯控制信號開關的第2腳和所述 的第二電阻的另一端連接且其連接端為所述的偏差信號產生電路的第一輸出端，m個所述 的邏輯控制信號開關的第3腳和所述的第三電阻的另一端連接且其連接端為所述的偏差信 號產生電路的第二輸出端。
[0008] 所述的邏輯控制信號開關包括第八匪0S管和第九NM0S管，所述的第八NM0S管的柵 極和所述的第九NM0S管的柵極連接且其連接端為所述的邏輯控制信號開關的輸入信號控 制端，所述的第八NM0S管的源極和所述的第九NM0S管的源極連接且其連接端為所述的邏輯 控制信號開關的第1腳，所述的第八匪0S管的漏極為所述的邏輯控制信號開關的第2腳，所 述的第九NM0S管的漏極為所述的邏輯控制信號開關的第3腳。
[0009] 與現有技術相比，本發明的偏差信號產生電路的優點在于通過第一 PM0S管、第二 PM0S管、第三PM0S管、第四PM0S管、第一 NM0S管、第二NM0S管、第三NM0S管、第四NM0S管、第五 NM0S管和第一電阻構成基準電流源，該基準電流源具有對電源電壓波動和溫度變化不敏感 的特性，偏差信號產生電路通過共源共柵的形式復制基準電流源的電流到多路共源共柵電 流鏡的各個電流鏡支路上，使得各個電流鏡支路也具備對溫度和電壓不敏感的特性，從而 使得整個偏差信號產生電路具有高魯棒性的特點，由此應用于PUF電路時可以提高PUF電路 輸出響應的唯一性、隨機性以及可靠性。
[0010] 本發明所要解決的技術問題之二是提供一種多端口可配置PUF電路，該PUF電路的 輸出響應具有較高的唯一性、隨機性以及可靠性。
[0011] 本發明解決上述技術問題之二所采用的技術方案為:一種多端口可配置PUF電路， 包括m位輸入寄存器、偏差電壓源、兩個判決器陣列和N個異或門，所述的偏差電壓源包括η 位偏差信號產生電路，所述的異或門具有第一輸入端、第二輸入端和輸出端，每個所述的判 決器陣列均包括N個判決器，所述的判決器具有第一輸入端、第二輸入端和輸出端，兩個判 決器陣列分別為第一判決器陣列和第二判決器陣列，m為大于等于2的整數，η為大于等于2 的整數，Ν=η(η-1)/2;所述的偏差信號產生電路包括基準電流源、分壓電路、多路共源共柵 電流鏡和m個邏輯控制信號開關，m為大于等于2的整數;所述的基準電流源包括第一 PMOS 管、第二PMOS管、第三PMOS管、第四PMOS管、第一 NMOS管、第二NMOS管、第三NMOS管、第四NMOS 管、第五NMOS管和第一電阻，所述的分壓電路包括第二電阻和第三電阻;所述的第一PMOS管 的源極、所述的第二PMOS管的源極、所述的第四PMOS管的源極、所述的第一電阻的一端、所 述的第二電阻的一端和所述的第三電阻的一端均接入電源，所述的第一電阻的另一端和所 述的第三PMOS管的源極連接，所述的第一 PMOS管的柵極、所述的第二PMOS管的柵極、所述的 第三PMOS管的柵極、所述的第四PMOS管的柵極、所述的第一 PMOS管的漏極和所述的第一 匪0S管的漏極連接，所述的第二PMOS管的漏極、所述的第一匪0S管的柵極和所述的第二 NMOS管的漏極連接，所述的第三PMOS管的漏極、所述的第二匪0S管的柵極、所述的第三NMOS 管的柵極和所述的第三NMOS管的漏極連接，所述的第四PMOS管的漏極、所述的第四NMOS管 的漏極和所述的第四NMOS管的柵極連接且其連接端為所述的基準電流源的第一輸出端，所 述的第四NMOS管的源極、所述的第五NMOS管的漏極和所述的第五NMOS管的柵極連接且其連 接端為所述的基準電流源的第二輸出端;所述的第一 NMOS管的源極、所述的第二NMOS管的 源極、所述的第三NMOS管的源極和所述的第五NMOS管的源極均接地;所述的多路共源共柵 電流鏡包括m個電路結構相同的電流鏡支路，所述的電流鏡支路包括第六NMOS管和第七 NMOS管，所述的第六NMOS管的源極為所述的電流鏡支路的輸出端，所述的第六NMOS管的漏 極和所述的第七匪0S管的漏極連接，所述的第七NMOS管的源極接地，所述的第六匪0S管的 柵極為所述的電流鏡支路的第一輸入端，所述的第七NMOS管的柵極為所述的電流鏡支路的 第二輸入端，m個所述的電流鏡支路的第一輸入端均和所述的基準電流源的第一輸出端連 接，m個所述的電流鏡支路的第二輸入端均和所述的基準電流源的第二輸出端連接，第j個 所述的電流鏡支路的輸出端和第j個所述的邏輯控制信號開關的第1腳連接，第j個所述的 邏輯控制信號開關的輸入信號控制端為所述的偏差信號產生電路的第j輸入端，j = l， 2,…，m，m個所述的邏輯控制信號開關的第2腳和所述的第二電阻的另一端連接且其連接端 為所述的偏差信號產生電路的第一輸出端，m個所述的邏輯控制信號開關的第3腳和所述的 第三電阻的另一端連接且其連接端為所述的偏差信號產生電路的第二輸出端;m位所述的 輸入寄存器的輸入端連接且其連接端為所述的多端口可配置PUF電路的輸入端，第j位所述 的輸入寄存器的輸出端分別與η位所述的偏差信號產生電路的第j輸入端連接;第q位所述 的偏差信號產生電路的第一輸出端輸出第一偏差電壓V aq，第q位所述的偏差信號產生電路 的第二輸出端輸出第二偏差電壓Vbq，q = 1，