一種全數字超高頻雷達裝置的制造方法
【技術領域】
[0001]本實用新型屬于雷達技術領域，涉及一種用于探測河流表面波參數或者近岸海面浪參數雷達，尤其涉及一種全數字超高頻雷達裝置。
【背景技術】
[0002]雷達可以獲得的精度最終取決于信號干擾比(SIR)或信號噪聲比(SNR)，雷達信號處理的目的就是為了提高這些指標。傳統的接收機采用超外差式結構使用了模擬乘法器對回波進行解調，由于半導體器件的非線性使得信號產生交調失真，最明顯的是三階交調，雖然通過脈沖壓縮技術可以明顯提高回波信噪比，然而卻無法消除交調失真，因為模擬乘法器產生的失真并非白噪聲成分，脈沖壓縮會誤認為其是回波信號本身的一部分。為了消除模擬混頻器引入的交調失真，最好的解決方法就是在數字域混頻，利用理想的數字乘法器代替具有非線性特性的模擬乘法器。這也是本實用新型專利所使用的方法，利用高速AD對回波信號直接射頻采樣，然后在數字域實現混頻得到低頻信號，再降采樣后進行進一步分析。此方法有效避免了模擬乘法器引入的失真，使得回波信號攜帶信息得到有效利用。
[0003]近年美國codar公司在其海洋探測雷達系統SeaSonde的基礎上推出了超高頻河流非接觸探測系統RiverSonde，RiverSonde工作頻率在420至450MHz，發射機發射功率在1W,最大探測距離300m，最高可測流速4m/s，其接收機便采用了全數字結構。在武漢大學申請的名為:一種全數字高頻雷達裝置、專利號為:201220632452.8的專利中，該裝置工作在高頻頻段，對天線接收來的信號直接奈奎斯特采樣，在數字信號處理器中實現下變頻；由于模數轉換器的采樣率存在上限，因此該方案不適合用于超高頻系統中。
【實用新型內容】
[0004]針對【背景技術】存在的問題，本實用新型提供一種全數字超高頻雷達裝置。
[0005]本實用新型的技術方案如下:
[0006]—種全數字超高頻雷達裝置，包括發射電路和接收電路，所述發射電路包括依次連接的發射天線、射頻功率放大器、發射開關、數字信號源、時鐘源；接收電路包括依次連接的接收天線、模擬前端、模數轉換器、數字信號處理器、數字同步控制器、數字同步控制器、USB傳輸控制器；時鐘源為模數轉換器、數字信號處理器、數字同步控制器、數字信號源提供同步時鐘；數字信號源與數字信號處理相連。
[0007]所述數字信號處理器和數字同步控制器全部由可編程邏輯器件(FPGA)實現，所選的FPGA為ALTERA公司的CYCLONE V系列，并在其內部生成了 N10S II嵌入式處理器作為接收機的控制核心。
[0008]所述發射天線為八木天線；所述接收天線為八木天線陣列，陣列有8個天線，8個天線呈直線等間距排列，間距為發射信號半波長；發射天線位于接收天線陣列左前端，相距超過10米。
[0009]所述模數轉換器模擬信號輸入通道帶寬必須大于雷達工作頻段，但是對于采樣速率只需滿足帶通采樣定理即可；這里采用的是帶通等效采樣完成對天線回波的射頻采樣。
[0010]所述模擬前端包括依次連接的接收開關、射頻放大器和射頻帶通濾波器，接收開關用于保護接收機，防止直達波過強阻塞接收機，射頻放大器采用兩級放大，總增益在45dB左右，帶通濾波器中心頻率340Mhz，帶寬15MHz用于抗混疊濾波。
[0011]所述數字信號源包括依次連接的DDS芯片、射頻放大器和射頻帶通濾波器，通過數字信號處理器可以控制其產生所需線性掃頻中斷連續波型。
[0012]所述時鐘源依次連接的溫補晶振、數字鎖相環芯片和時鐘緩沖芯片；溫補晶振提供高穩定的時鐘源，經過數字鎖相環芯片產生兩路時鐘，一路用于數字信號源，一路作為時鐘緩沖芯片的輸入，時鐘緩沖芯片輸出9路時鐘，其中8路用于8通道模數模塊，1路用于數字信號處理器。
[0013]本實用新型結構簡單、體積小、成本低；由于在數字域中實現下變頻，在模擬前端在去除了模擬混頻器部分，從而得以大大簡化，且信號質量得到很大的提升，不需要考慮三階交調等干擾問題；整個接收機電路調試難度大大簡化，結構緊湊，可實現便攜式雷達裝置。由于本裝置中所有模塊的時鐘全部來源于同一個高質量時鐘源，因此模塊之間的相位極其同步，系統的相位穩定度大大提升。相對于傳統的超外差式超高頻雷達裝置，本全數字超高頻雷達裝置具有明顯的優點和經濟價值。
【附圖說明】
[0014]圖1為本實用新型的結構簡圖。
【具體實施方式】
[0015]下面結合附圖和實施例詳細說明:
[0016]如圖1所示本實用新型包括發射電路和接收電路，所述發射電路包括發射天線、射頻功率放大器、發射開關、數字信號源、時鐘源；接收電路包括接收天線、模擬前端、模數轉換器、數字信號處理器、數字同步控制器、USB傳輸控制器；時鐘源為模數轉換器、數字信號處理器、數字同步控制器、數字信號源提供同步時鐘；數字信號源與數字信號處理相連。
[0017]數字處理器和數字同步控制器全部由可編程邏輯器件(FPGA)實現，所選的FPGA為ALTERA公司的CYCLONE V系列，并在其內部生成了 N1S II嵌入式處理器作為接收機的控制核心；發射天線為八木天線；所述接收天線為八木天線陣列，陣列有8個天線，8個天線呈直線等間距排列，間距為發射信號半波長；發射天線位于接收天線陣列左前端，相距超過10米；模數轉換器模擬信號輸入通道帶寬必須大于雷達工作頻段，但是對于采樣速率只需滿足帶通采樣定理即可；這里采用的是帶通等效采樣完成對天線回波的射頻采樣。
[0018]模擬前端包括接收開關、射頻放大器和射頻帶通濾波器，接收開關用于保護接收機，防止直達波過強阻塞接收機，射頻放大器采用兩級放大，總增益在45dB左右，帶通濾波器中心頻率340Mhz，帶寬15MHz用于抗混疊濾波。數字信號源由DDS芯片、射頻放大器和射頻帶通濾波器組成，通過數字信號處理器可以控制其產生所需線性掃頻中斷連續波型；時鐘源由溫補晶振、數字鎖相環芯片和時鐘緩沖芯片組成；溫補晶振提供高穩定的時鐘源，經過數字鎖相環芯片產生兩路時鐘，一路用于數字信號源，一路作為時鐘緩沖芯片的輸入，時鐘緩沖芯片輸出9路時鐘，其中8路用于8通道模數模塊，1路用于數字信號處理器。
[0019]本實施例中:
[0020]時鐘源產生9路81.92Mhz時鐘用于模數轉換采樣時鐘和處理器的工作時鐘，另外還有1路983.04MHz時鐘作為數字信號源的參考時鐘，這兩個時鐘的相位是一致的，保證了系統的相位穩定度。
[0021]數字信號源產生中心頻率340Mhz、掃頻帶寬15Mhz、輸出功率-lOdBm的線性掃頻中斷連續波，經過功率放大器后通過八木天線發出去，功率放大器的增益為50dB，因此發射功率為10W。
[0022]接收天線接收的回波信號經過模擬前端放大45dB后進入模數轉換器直接帶通采樣，與FPGA內部產生的數字本振信號相乘下變頻得到低頻信號，此時采樣率仍然很高，不適合后續處理，因此加入了一級CIC濾波器抽取3200倍后得到低采樣率數字信號，通過USB模塊上傳的上位機后即可進行后續的處理。
[0023]接收機將解調后的低頻時域信息通過USB模塊上傳到上位機，上位機進行兩次傅里葉變換分別得到距離和速度信息。
【主權項】
1.一種全數字超高頻雷達裝置，包括發射電路和接收電路，其特征在于: 所述發射電路包括依次連接的發射天線、射頻功率放大器、發射開關、數字信號源、時鐘源；所述接收電路包括依次連接的接收天線、模擬前端、模數轉換器、數字信號處理器、數字同步控制器、USB傳輸控制器；時鐘源為模數轉換器、數字信號處理器、數字同步控制器、數字信號源提供同步時鐘；數字信號源與數字信號處理器相連。2.根據權利要求1所述的一種全數字超高頻雷達裝置，其特征在于:所述數字信號處理器和數字同步控制器全部由可編程邏輯器件FPGA實現，所選的FPGA為ALTERA公司的CYCLONE V系列，并在其內部生成了 N1S II嵌入式處理器作為接收機的控制核心。3.根據權利要求1所述的一種全數字超高頻雷達裝置，其特征在于:所述發射天線為八木天線；所述接收天線為八木天線陣列，陣列有8個天線，可以按照實際情況改變陣列情況。4.根據權利要求1所述的一種全數字超高頻雷達裝置，其特征在于:所述模數轉換器使用低的采樣率對回波信號帶通采樣，不需要在模擬前端對回波信號混頻。5.根據權利要求1所述的一種全數字超高頻雷達裝置，其特征在于:所述模擬前端包括依次連接的接收開關、射頻放大器和射頻帶通濾波器，接收開關用于保護接收機，防止直達波過強阻塞接收機，射頻放大器采用兩級放大，總增益為45dB，射頻帶通濾波器中心頻率340Mhz，帶寬15MHz用于抗混疊濾波。6.根據權利要求1所述的一種全數字超高頻雷達裝置，其特征在于:所述數字信號源包括依次連接的DDS芯片、射頻放大器和射頻帶通濾波器，通過數字信號處理器控制其產生所需線性掃頻中斷連續波型。7.根據權利要求1所述的一種全數字超高頻雷達裝置，其特征在于:所述時鐘源包括依次連接的溫補晶振、數字鎖相環芯片和時鐘緩沖芯片；溫補晶振提供高穩定的時鐘源，經過數字鎖相環芯片產生兩路時鐘，一路用于數字信號源，一路作為時鐘緩沖芯片的輸入，時鐘緩沖芯片輸出9路時鐘，其中8路用于8通道模數模塊，1路用于數字信號處理器。
【專利摘要】本實用新型提供了一種全數字超高頻雷達裝置，包括發射電路、接收電路，發射電路包括發射天線、射頻功率放大器、發射開關、數字信號源、時鐘源；接收電路包括接收天線、模擬前端、模數轉換器、數字信號處理器、數字同步控制器、USB傳輸控制器；時鐘源為模數轉換器、數字信號處理器、數字信號源提供同步時鐘；數字信號源與數字信號處理相連。本實用新型系統結構清晰，硬件電路簡單，體積小，成本低，配置靈活。
【IPC分類】G01S13/02
【公開號】CN205003282
【申請號】CN201520806406
【發明人】文必洋, 侯義東, 田應偉, 譚劍
【申請人】武漢大學
【公開日】2016年1月27日
【申請日】2015年10月19日