一種usb3.0接口的多系統衛星導航信號生成板卡的制作方法
【技術領域】
[0001]本實用新型涉及一種信號生成板卡，特別是關于一種應用北斗導航、位置服務和智能感知測試領域中的USB3.0接口的多系統衛星導航信號生成板卡。
【背景技術】
[0002]導航衛星信號生成是為基于位置服務、衛星導航和物聯網應用終端提供高可靠性、高精度、可重復應用的測試信號和測試手段。其中導航信號生成板卡是生成導航衛星信號的關鍵部件。目前這種模塊的接口連接方式多數基于以太網連接、CPCI連接或者VXI連接，缺少USB3.0連接的方式。同時在內部實現方式上有采用FPGA+DSP的模式或FPGA+網絡的模式。這種模式增加了信號生成的復雜性，也對設備的可靠性穩定性產生了影響。

【發明內容】

[0003]針對上述問題，本實用新型的目的是提供一種USB3.0接口的多系統衛星導航信號生成板卡，該板卡有效降低了板卡的復雜性和生產測試難度，增加了板卡生產的一致性，能夠實現大規模生產，結構簡單。
[0004]為實現上述目的，本實用新型采取以下技術方案:一種USB3.0接口的多系統衛星導航信號生成板卡，其特征在于:它包括FPGA、DAC、射頻調制器、本振芯片、時鐘芯片、USB3.0接口芯片、串口電平轉換芯片和電源；所述FPGA的信號輸出端經所述DAC將數字信號轉換為模擬信號后，輸入所述射頻調制器內；所述射頻調制器的時鐘輸入端連接所述本振芯片的輸出端，調制后的信號由所述射頻調制器的RF輸出端輸出；所述本振芯片的時鐘輸入端連接所述時鐘芯片輸出端，所述時鐘芯片輸出端還分別連接所述FPGA時鐘輸入端和DAC的時鐘輸入端；所述FPGA經所述USB3.0接口芯片與USB3.0接口連接，所述FPGA還連接所述串口電平轉換芯片，經所述串口電平轉換芯片與串口連接；各個芯片均由所述電源供電。
[0005]所述FPGA包括ASI總線接口、第一個ARM內核和第二個ARM內核；所述第一個ARM內核與所述USB3.0接口芯片進行信息交互，所述第一個ARM內核與所述第二個ARM內核之間通過所述ASI總線接口進行信息交互，且所述第二個ARM內核生成的信號經所述ASI總線接口輸出。
[0006]所述FPGA采用XILINX公司的XC7Z030芯片。
[0007]所述USB3.0接口芯片采用Cypress公司的CYUSB3014芯片。
[0008]所述DAC采用TI公司的DAC3482芯片。
[0009]所述時鐘芯片采用TI公司的LMK04808芯片。
[0010]所述本振芯片采用LMX2581芯片。
[0011]所述射頻調制器采用TI公司的TRF3705芯片。
[0012]所述串口電平轉換芯片采用SP3232EEA芯片。
[0013]本實用新型由于采取以上技術方案，其具有以下優點:1、本實用新型采用高性能的FPGA芯片Z7030實現，在該FPGA芯片內部集成了兩個ARM ;本實用新型的板卡基礎時鐘為10MHz，具備內時鐘和外時鐘兩種模式，第一種是采用內部的時鐘實現，第二種是接收外部的高精度時鐘實現，針對不同的應用場合自動切換，有效降低了板卡的復雜性和生產測試難度。2、本實用新型的板卡能有效降低復雜性和生產測試難度，增加了板卡生產的一致性，使該板卡能夠實現大規模生產。本實用新型可以廣泛在北斗導航、位置服務和智能感知測試領域中應用。
【附圖說明】
[0014]圖1是本實用新型的整體結構示意圖。
【具體實施方式】
[0015]下面結合附圖和實施例對本實用新型進行詳細的描述。
[0016]如圖1所示，本實用新型提供一種USB3.0接口的多系統衛星導航信號生成板卡，其包括FPGA K DAC 2、射頻調制器3、本振芯片4、時鐘芯片5、USB3.0接口芯片6、串口電平轉換芯片7和電源8。FPGA I信號輸出端經DAC 2將數字信號轉換為模擬信號后，輸入射頻調制器3內；射頻調制器3的時鐘輸入端連接本振芯片4的輸出端，調制后的信號由射頻調制器3的RF輸出端輸出。本振芯片4的時鐘輸入端連接時鐘芯片5輸出端，時鐘芯片5輸出端還分別連接FPGA I時鐘輸入端和DAC 2的時鐘輸入端。FPGA I經USB3.0接口芯片6與USB3.0接口連接，經USB3.0接口與用戶進行信息交互；FPGA I還連接串口電平轉換芯片7，經串口電平轉換芯片7與串口連接，通過串口電平轉換芯片7將LVTTL電平轉換為RS232電平。其中，各個芯片均由電源8供電。
[0017]上述實施例中，FPGA I包括ASI總線接口 11、第一個ARM內核12和第二個ARM內核13。第一個ARM內核12與USB3.0接口芯片6進行信息交互，第二個ARM內核13用于接收其他芯片傳輸至的信號并生成多系統衛生導航信號。第一個ARM內核12與第二個ARM內核13之間通過ASI總線接口 11進行信息交互，且第二個ARM內核13生成的信號經ASI總線接口 11輸出。
[0018]上述各實施例中，FPGA I采用XILINX公司的XC7Z030芯片，其工作時鐘為81.84MHz ο
[0019]上述各實施例中，FPGA I上還設置有觸發輸入端口和觸發輸出端口，可以根據內觸發、外觸發或者開環閉環等不同外界環境靈活配置為多種實現方式。
[0020]上述各實施例中，USB3.0接口芯片6采用Cypress公司的CYUSB3014芯片，該芯片具備多種外設擴展接口，包括串口、spi接口和GPIF接口。其中，USB3.0接口芯片6與FPGA I之間采用Slave FIFO Interface模式，數據寬度為16bit。
[0021]上述各實施例中，DAC 2采用TI公司的DAC3482芯片，該芯片內部的數據在時鐘的雙邊沿采樣；采樣時鐘為327.36MHz，采用的同步信號為SYNC同步信號，利用同步信號同步DAC內部的FIFO的讀寫指針；通過內部的CMIX實現DAC3482有內部的I支路與Q支路的混合。
[0022]上述各實施例中，時鐘芯片5采用TI公司的LMK04808芯片。LMK04808內部的時鐘模式采用雙PLL的模式，同時生成多路時鐘信號輸出，包括傳輸至DAC 2的時鐘信號、給FPGA I使用的工作時鐘、給本振芯片4的時鐘信號。其中，本實用新型的板卡基礎時鐘為1MHz ο
[0023]上述各實施例中，本振芯片4采用LMX2581芯片，本振芯片4生成的時鐘直接輸出給射頻調制器3。
[0024]上述各實施例中，射頻調制器3采用TI公司的TRF3705芯片，本振時鐘輸入可以采用單端方式，調制部分的電路采用正交調制方式，射頻輸出端采用AC耦合方式。
[0025]上述各實施例中，串口電平轉換芯片7采用SP3232EEA芯片。
[0026]綜上所述，本實用新型在使用時，其工作過程如下:
[0027]I)系統上電，自檢后與已有上位機進行通信，獲取當前的配置信息；
[0028]2)根據配置信息，進行各個內部芯片的配置，通過選擇內時鐘或者外時鐘方式時鐘芯片5生成一個本地時鐘信號，并轉換為FPGA 1、DAC 2和本振芯片4所需的時鐘信號；
[0029]3)時鐘穩定后，與上位機進行通信，從上位機獲取載體的位置信息，根據配置選擇通信頻率，可以設置為每秒I次、每秒10次和每秒50次；上位機將星歷信息、誤差信息、軌跡信息發送給第一個ARM內核12，第一個ARM內核12存儲這些信息，待計算導航實際信號時使用；
[0030]4)第一個ARM內核12將電文信息和觀測量信息傳送到第二個ARM內核12，第二個ARM內核12根據電文信息和觀測量信息計算FPGA I所需的內部參數，FPGAl根據內部參數生成導航數字信號。
[0031]上述各實施例僅用于說明本實用新型，各部件的結構、尺寸、設置位置及形狀都是可以有所變化的，在本實用新型技術方案的基礎上，凡根據本實用新型原理對個別部件進行的改進和等同變換，均不應排除在本實用新型的保護范圍之外。
【主權項】
1.一種USB3.0接口的多系統衛星導航信號生成板卡，其特征在于:它包括FPGA、DAC、射頻調制器、本振芯片、時鐘芯片、USB3.0接口芯片、串口電平轉換芯片和電源；所述FPGA的信號輸出端經所述DAC將數字信號轉換為模擬信號后，輸入所述射頻調制器內；所述射頻調制器的時鐘輸入端連接所述本振芯片的輸出端，調制后的信號由所述射頻調制器的RF輸出端輸出；所述本振芯片的時鐘輸入端連接所述時鐘芯片輸出端，所述時鐘芯片輸出端還分別連接所述FPGA時鐘輸入端和DAC的時鐘輸入端；所述FPGA經所述USB3.0接口芯片與USB3.0接口連接，所述FPGA還連接所述串口電平轉換芯片，經所述串口電平轉換芯片與串口連接；各個芯片均由所述電源供電。
2.如權利要求1所述的一種USB3.0接口的多系統衛星導航信號生成板卡，其特征在于:所述FPGA包括ASI總線接口、第一個ARM內核和第二個ARM內核；所述第一個ARM內核與所述USB3.0接口芯片進行信息交互，所述第一個ARM內核與所述第二個ARM內核之間通過所述ASI總線接口進行信息交互，且所述第二個ARM內核生成的信號經所述ASI總線接口輸出。
3.如權利要求1或2所述的一種USB3.0接口的多系統衛星導航信號生成板卡，其特征在于:所述FPGA采用XILINX公司的XC7Z030芯片。
4.如權利要求1或2所述的一種USB3.0接口的多系統衛星導航信號生成板卡，其特征在于:所述USB3.0接口芯片采用Cypress公司的CYUSB3014芯片。
5.如權利要求1或2所述的一種USB3.0接口的多系統衛星導航信號生成板卡，其特征在于:所述DAC采用TI公司的DAC3482芯片。
6.如權利要求1或2所述的一種USB3.0接口的多系統衛星導航信號生成板卡，其特征在于:所述時鐘芯片采用TI公司的LMK04808芯片。
7.如權利要求1或2所述的一種USB3.0接口的多系統衛星導航信號生成板卡，其特征在于:所述本振芯片采用LMX2581芯片。
8.如權利要求1或2所述的一種USB3.0接口的多系統衛星導航信號生成板卡，其特征在于:所述射頻調制器采用TI公司的TRF3705芯片。
9.如權利要求1或2所述的一種USB3.0接口的多系統衛星導航信號生成板卡，其特征在于:所述串口電平轉換芯片采用SP3232EEA芯片。
【專利摘要】本實用新型涉及一種USB3.0接口的多系統衛星導航信號生成板卡，它包括FPGA、DAC、射頻調制器、本振芯片、時鐘芯片、USB3.0接口芯片、串口電平轉換芯片和電源；FPGA的信號輸出端經DAC將數字信號轉換為模擬信號后，輸入射頻調制器內；射頻調制器的時鐘輸入端連接本振芯片的輸出端，調制后的信號由射頻調制器的RF輸出端輸出；本振芯片的時鐘輸入端連接時鐘芯片輸出端，時鐘芯片輸出端還分別連接FPGA時鐘輸入端和DAC的時鐘輸入端；FPGA經USB3.0接口芯片與USB3.0接口連接，FPGA還連接串口電平轉換芯片，經串口電平轉換芯片與串口連接；各個芯片均由電源供電。本實用新型可以廣泛在北斗導航、位置服務和智能感知測試領域中應用。
【IPC分類】G01S19-37
【公開號】CN204536560
【申請號】CN201520260424
【發明人】吳巍蓀
【申請人】北京華云智聯科技有限公司
【公開日】2015年8月5日
【申請日】2015年4月27日