一種基于fpga激光測速儀的信號處理系統及方法
【技術領域】
[0001]本發明屬于實時多普勒信號處理技術領域，尤其涉及一種基于FPGA激光測速儀的信號處理系統及方法。
【背景技術】
[0002]激光測速儀是利用激光源與目標的相對位移產生的多普勒頻移來探測目標的速度信息。激光測速儀相比傳統上聲波測速、微波測速，具有工作波長短，發散角小，精度高，線性度高，動態響應快等優點。當激光照在運動物體上，被運動物體散射回來的光線相對于入射光線在頻率上將會發生一個偏移量即多普勒頻移。此頻移攜帶有運動物體的速度信息，能否對此頻移進行準確，快速的測量，直接影響著激光測速儀的核心性能。數據處理電路是激光測速儀的核心部分，用于拾取信號，并分析多普勒頻移，從而解算出需要的速度信息。此電路是制約測速儀測量精度，測量范圍，測量穩定性、測量速度的重要因素，是限制激光測速儀技術發展的重要一環。激光測速儀在高動態環境下測量，測量數據往往具有突發性。先將數據存儲然后進行處理，能很好的解決這個問題。但是這會花大量的時間用在數據的存儲與提取上，信號處理的整體時間就會拉長。數據突發性與測量實時性就存在矛盾關系，這是激光測速儀信號處理電路存在的一個問題。測量精度是激光測速儀的一個重要指標。傳統上采用FPGA與DSP相結合的方式采集與處理數據，能夠很好地解決數據處理的精度問題。但是數據在FPGA與DSP之間的流動會耗費大量的時間，且增加數據暴露在外界的機會，數據可靠性下降。所以測量精度與測量時間、數據可靠性之間存在矛盾，這是激光測速儀信號處理電路存在的又一問題。速度測量范圍是激光測速儀的又一個重要指標。大的速度測量范圍，意味著信號處理器大的頻率測量范圍。大的頻率測量范圍意味著采樣頻率的提高，然而測量精度在一定意義下與采樣頻率是反比關系，于是測量范圍與測量精度又存在著一定的矛盾，這是激光測速儀信號處理電路需要解決的第三個問題。
[0003]傳統采用FPGA與DSP相結合的方式采集與處理數據，數據流動會耗費大量時間，數據可靠性下降，測量范圍較小。

【發明內容】

[0004]本發明的目的在于提供一種基于FPGA激光測速儀的信號處理系統及方法，旨在解決傳統采用FPGA與DSP相結合的方式采集與處理數據，數據流動會耗費大量時間，數據可靠性下降，測量范圍較小的問題。
[0005]本發明是這樣實現的，一種基于FPGA激光測速儀的信號處理方法，所述基于FPGA激光測速儀的信號處理方法包括以下步驟:
[0006]步驟一，根據反饋采樣頻率信息采樣頻率狀態量，產生相應頻率的時鐘，經過模數轉換生成數字信號；
[0007]步驟二，對數字信號進行加Hanning窗處理，并將12位的數字信號推高到14位，同時記錄此時的采樣頻率產生相應的采樣頻率狀態量；
[0008]步驟三，對數字信號進行實時的FFT變換，同時輸出運算的狀態信息，狀態信息包含每次FFT轉換的開始與結束信號，此開始與結束信息協調整個程序的運行，采樣頻率狀態量要延時；
[0009]步驟四，接收頻譜信息，根據FFT轉換的開始與結束狀態，連續產生每組頻譜相應的功率譜，該步驟結束后轉到步驟五；
[0010]步驟五，根據開始與結束信息，對每組功率譜進行運算，求得功率譜的中心序號峰值序號，將此信息傳遞；
[0011]步驟六，根據運算狀態信息開始與結束信息與采樣頻率狀態量，對每組功率譜中心序號峰值序號乘以相應的系數，得到多普勒頻率；
[0012]步驟七，控制USB通信電路，將多普勒頻率傳遞出去；
[0013]步驟八，通過LABVIEW程序接收、校驗、存儲、顯示多普勒信息；
[0014]步驟九，頻率反饋函數根據得到的FFT轉換的開始與結束信息，由反饋的功率譜中心序號決定下一組的數據采樣頻率，由提供的多普勒頻率決定下一運算周期的采樣頻率，輸出下一運算周期的采樣頻率狀態量；
[0015]步驟十，將反饋采樣頻率信息采樣頻率狀態量進行緩存，根據讀取的開始與結束信息，當一次組數據開始采集時，釋放反饋采樣頻率信息的采樣頻率狀態量，結束后轉到步驟一至此一次循環運算周期結束。
[0016]本發明的另一目的在于提供一種所述的基于FPGA激光測速儀的信號處理方法的信號處理系統，所述信號處理系統包括:
[0017]降壓偏置模塊，由兩片運算放大器構成，用于對輸入的多普勒模擬信號進行降壓與偏執偏置，使信號電壓滿足AD轉換芯片的輸入范圍l-3v ;采用模擬電子學的乘法器與加法器電路；
[0018]AD采樣模塊，與降壓偏置模塊連接，由一片數模轉換芯片構成，對經過降壓后的模擬信號進行模數轉換，得到相應的數字信號給FPGA處理；由電容電阻簡單配置后，形成單端輸入模式，輸出12位的數字信號，最高采樣頻率為65M，電壓輸入范圍為1V-3V ;
[0019]USB通信模塊，由一塊USB控制芯片組成，屏蔽復雜的USB通信協議，用戶只需要對芯片進行簡單的配置即可完成USB通信任務；
[0020]PC機接收模塊，與USB通信模塊連接，接收USB傳輸的數據，進行校驗、儲存，顯示;
[0021]FPGA控制模塊，與AD采樣模塊和USB通信模塊連接，用于實現組合邏輯功能又可實現時序邏輯。
[0022]進一步，所述降壓偏置模塊采用模擬電子學的乘法器與加法器電路，具體連接如下:
[0023]電阻R1連接運算放大器U1的正極，電阻R2與電阻R1并聯，與運算放大器U1的輸出端連接，電阻R3連接放大器U1的負極，運算放大器U1的正極和負極之間并聯有兩個二極管，電阻R4與其中一個二極管串聯；電阻R3連接運算放大器U2的輸出端，電阻R5與電阻R3并聯，并連接運算放大器U2的負極，運算放大器U2的的正極連接GND端；電阻R6與電阻R5并聯；電阻R6與運算放大器U3的輸出端和負極連接，運算放大器U3的正極加+2V電壓；
[0024]運算放大器U1、運算放大器U2和運算放大器U3都加載+5V的雙電源；電阻R1 =2K，電阻 R2 = 2K，電阻 R3 = 18K，電阻 R4 = 2K，電阻 R5 = 10K，電阻 R6 = 10K。
[0025]進一步，所述FPGA控制模塊進一步包括:
[0026]采樣頻率產生模塊，輸入為頻率緩存模塊的反饋采樣頻率信號采樣頻率狀態量，輸出時鐘信號給AD采樣模塊；
[0027]窗函數模塊，通過14位的數字信號和采樣頻率狀態量與FFT模塊相連，輸入為AD采樣模塊生成的12位的數字信號，輸出為14位的經過截取的數字信號和反應此刻采樣頻率的狀態量，此狀態量將跟隨此運算周期的數據經過各模塊；
[0028]FFT模塊，輸入為窗函數截取的14位數字信號，輸出為信號的頻譜數據與運算、表明運算開始與結束時刻的運算狀態信息；
[0029]功率譜模塊，通過頻譜數據、FFT運算狀態信息和采樣頻率狀態量與FFT模塊相連，通過功率譜和采樣頻率狀態量與峰值序號模塊相連，用于輸入為FFT模塊的頻譜數據與運算、運算狀態信息，輸出為信號的功率譜數據；
[0030]中心序號峰值序號模塊，讀取FFT運算狀態信息與FFT模塊相連，輸出功率譜峰值序號和采樣頻率狀態量與系數模塊連接；輸入為功率譜模塊的功率譜數據與FFT模塊運算狀態信息，輸出為功率譜幅值最高處的中心峰值序號；
[0031]系數模塊，通過讀取FFT運算狀態信息與FFT模塊連接，輸出多普勒頻率與USB控制輸出模塊和頻率反饋模塊連接；輸入為功率譜中心序號峰值序號與FFT模塊的運算狀態信息，輸出為多普勒頻率；
[0032]USB控制模塊，輸入為系數模塊的多普勒頻率數據，輸出為USB控制信號；
[0033]頻率反饋模塊，通過功率譜峰值序號連接峰值序號模塊，通過狀態信息與FFT模塊連接，輸出反饋采樣頻率信息采樣頻率狀態量與頻率緩存模塊連接；輸入為中心序號模塊的功率譜中心序號系數模塊的多普勒頻率與FFT模塊運算狀態信息，輸出為將要采取下一周期的采樣頻率信息狀態量；
[0034]頻率緩存模塊，通過狀態信息與FFT模塊連接，輸