用于邏輯分析儀的主動式探棒的制作方法
【技術領域】
[0001]本發明是有關一種用于邏輯分析儀的主動式探棒，特別是指一種用于截取微弱信號、并僅將微弱信號進行短距離的傳輸的主動式探棒，故信號不會有反射的現象，因此不會影響信號品質，而信號大小也不會遭到衰減。
【背景技術】
[0002]現今在電子產品日益數位化的今日，傳統的示波器已不足以量測8到16通道，甚至更多通道的邏輯信號，雖然線上模擬器(ICE)能解決很多數位化的問題，但真正時序問題乃無法由偏重軟體開發導向的線上模擬器來處理，再加上線上模擬器專用于特定微電腦系統，因此邏輯分析儀乃成為數位工程師們必備的量測儀器之一，它能把所需要的數據以很有條理的格式表示出來，使用者能很方便的將數位電路的動作過程顯示在邏輯分析儀的的灰蒂上。
[0003]而傳統上，邏輯分析儀使用的是被動式探棒(passive probe pod)，其內部整合了信號偵測電路，每個通道的總電容值最高達16pF，最多可偵測八個通道；但因這一類的被動式探棒如圖1A所示，該被動式探棒2為一種single end線材，用以將遠端待測電路板I的微弱信號做截取后，將微弱信號經過長距離輸入至該具有運算放大器31、比較器32及FPGA解碼器33的邏輯分析儀3，而該運算放大器31能夠將輸入該邏輯分析儀3的微弱信號進行前級放大后，再由該比較器32輸出一 LVDS差動信號至該FPGA解碼器33中進行解碼；
[0004]但由圖1B可知上述技術會有以下缺點:
[0005]1.微弱信號經過太長距離的single end線材傳輸后，信號無法避免的會被衰減，因此會影響信號品質，故在放大及解碼的過程中會發生有解不到資料且掉資料的情形。
[0006]2.微弱信號經過太長距離的single end線材傳輸后，因信號會有反射的現象發生而影響信號品質.所以在放大及解碼的過程中亦會有解不到資料且掉資料的情形發生。
[0007]因此，為了克服上述問題，必須使微弱信號不用經過太長距離的single end線材傳輸，同時將微弱信號轉換為差動信號，即可使用差動信號進行長距離的傳輸，由于差動信號本身的特性便可以克服干擾，故能夠解決微弱信號在傳統的長距離single end線材上傳輸時容易受到干擾的問題，如此應為一最佳解決方案。

【發明內容】

[0008]本發明的目的在于提供一種用于邏輯分析儀的主動式探棒，其能克服現有技術的缺陷，能使微弱信號不用經過太長距離的傳輸，長距離的傳輸信號不會有反射的現象，避免影響信號品質，而信號大小也不會遭到衰減。
[0009]為實現上述目的，本發明公開了一種用于邏輯分析儀的主動式探棒，與一具有FPGA解碼器的邏輯分析儀及一待測電路板電性連接，其特征在于該主動式探棒包含:
[0010]一 LVDS差動線材，與該邏輯分析儀的FPGA解碼器電性連接；以及
[0011]一前端裝置，與該LVDS差動線材及該待測電路板電性連接，用以截取該待測電路板所輸入的微弱信號，而該前端裝置不需長距離傳輸微弱信號，以降低微弱信號受干擾的影響，且能夠直接輸出一 LVDS差動信號至該LVDS差動線材，以由該LVDS差動線材傳送LVDS差動信號至該邏輯分析儀的FPGA解碼器進行解碼。
[0012]其中，該前端裝置為一 LVDS驅動器，該LVDS驅動器用以截取該待測電路板所輸入的微弱信號，而該LVDS驅動器不需長距離傳輸微弱信號，以降低微弱信號受干擾的影響，并直接放大微弱信號與比較微弱信號、再輸出一 LVDS差動信號至該LVDS差動線材。
[0013]其中，該LVDS驅動器所接收的微弱信號的頻率小于400MHZ。
[0014]其中，該LVDS驅動器所接收的微弱信號的電壓大于2V以上，該LVDS驅動器才能夠運作。
[0015]其中，該前端裝置為一比較器，該比較器包含:
[0016]一信號截取模組，用以截取該待測電路板所輸入的微弱信號，而該信號截取模組不需長距離傳輸微弱信號，以降低微弱信號受干擾的影響；
[0017]一阻抗匹配模組，與該信號截取模組電性連接，用以對所輸入的微弱信號進行阻抗匹配；
[0018]一比較器模組，與該信號截取模組及該LVDS差動線材電性連接，能夠接收該信號截取模組所截取的微弱信號，并輸出一 LVDS差動信號輸出至該LVDS差動線材；
[0019]一調整電壓模組，與該比較器模組電性連接，依據所輸入的微弱信號的輸入電壓大小，調整最適當的參考電壓與輸入電壓進行比較，以使該比較器模組能夠得到一最佳的LVDS差動信號輸出至該LVDS差動線材，以由該LVDS差動線材傳送LVDS差動信號至該邏輯分析儀的FPGA解碼器進行解碼；
[0020]一穩定輸出模組，與該比較器模組電性連接，該穩定輸出模組用以穩定LVDS差動信號的輸出電壓，當穩定輸出模組偵測該微弱信號的輸入電壓于參考電壓附近抖動時，將能夠控制該比較器不會引發輸出電壓改變，以使輸出的LVDS差動信號不受影響。
[0021]其中，該比較器所接收的微弱信號的頻率小于400MHZ。
[0022]其中，更包含有一差動輸入單端輸出信號轉換器，該差動輸入單端輸出信號轉換器會與該FPGA解碼器及該LVDS差動線材進行電性連接，且該前端裝置為一單端輸入差動輸出電路模組，該單端輸入差動輸出電路模組包含:
[0023]一信號截取模組，用以截取該待測電路板所輸入的微弱信號，而該信號截取模組不需長距離傳輸微弱信號，以降低微弱信號受干擾的影響；
[0024]一調整電壓模組，與該信號截取模組電性連接，依據所輸入的微弱信號的輸入電壓大小，調整為一最佳的信號輸入；
[0025]一阻抗匹配模組，與該信號截取模組電性連接，用以對所輸入的微弱信號進行阻抗匹配；
[0026]一差動模式電路調整模組，與該信號截取模組及該LVDS差動線材電性連接，能夠接收該信號截取模組所截取的微弱信號，并輸出一 LVDS差動信號輸出至該LVDS差動線材，以由該LVDS差動線材傳送LVDS差動信號至該差動輸入單端輸出信號轉換器后，該差動輸入單端輸出信號轉換器將會轉換LVDS差動信號為單端輸入信號，并再將單端輸入信號輸入至該邏輯分析儀的FPGA解碼器進行解碼。
[0027]其中，該前端裝置為一差動輸入調整器，該差動輸入調整器包含:
[0028]一前端LVDS差動線材，用以截取該待測電路板所輸入的微弱信號，而該前端LVDS差動線材不需長距離傳輸微弱信號，以降低微弱信號受干擾的影響；
[0029]一阻抗匹配模組，與該前端LVDS差動線材電性連接，用以對所輸入的微弱信號進行阻抗匹配；
[0030]一差動模式電路調整模組，與該前端LVDS差動線材及該LVDS差動線材電性連接，能夠接收該信號截取模組所截取的微弱信號，并輸出一放大強度后的LVDS差動信號輸出至該LVDS差動線材，以由該LVDS差動線材傳送LVDS差動信號至該邏輯分析儀的FPGA解碼器進行解碼。
[0031]由此，本發明能實現如下技術效果:
[0032]1.使微弱信號不用經過太長距離的傳輸，同時將微弱信號轉換為差動信號，即可使用差動信號進行長距離的傳輸，故信號不會有反射的現象，因此不會影響信號品質，而信號大小也不會遭到衰減。
[0033]2.能夠克服傳統探棒量測線材上長距離傳輸高速且微弱信號時容易受到干擾的問題，本發明的主動式探棒能夠采用LVDS驅動器或是比較器，因此針對高速信號(尤其是400MHz以內)的量測都有很好的效果，除此之外，更具有設計簡單、效果良好、品質穩定等特點。
【附圖說明】
[0034]圖1A:習用用于邏輯分析儀的被動式探棒的架構示意圖。
[0035]圖1B:習用用于邏輯分析儀的被動式探棒的輸入與輸出的測試波形示意圖。
[0036]圖2:本發明用于邏輯分析儀的主動式探棒的架構示意圖。
[0037]圖3A:本發明用于邏輯分析儀的主動式探棒的第一實施例的架構示意圖。
[0038]圖3B:本發明用于邏輯分析儀的主動式探棒的第一實施例的電路示意圖。
[0039]圖3C:本發明用于邏輯分析儀的主動式探棒的第一實施例的輸入與輸出的測試波形示意圖。
[0040]圖4A:本發明用于邏輯分析儀的主動式探棒的第二實施例的架構示意圖。
[0041]圖4B:本發明用于邏輯分析儀的主動式探棒的第二實施例的比較器架構示意圖。
[0042]圖4C:本發明用于邏輯分析儀的主動式探棒的第二實施例的電路示意圖。
[0043]圖4D:本發明用于邏輯分析儀的主動式探棒的第二實施例的輸入與輸出的測試波形示意圖。
[0044]圖5A:本發明用于邏輯分析儀的主動式探棒的第三實施例的架構示意圖。
[0045]圖5B:本發明用于邏輯分析儀的主動式探棒的第三實施例的單端輸入差動輸出調整器架構示意圖。
[0046]圖5C:本發明用于邏輯分析儀的主動式探棒的第三實施例的單端輸入差動