本發明的各種實施例及其實現涉及復制電子部件的操作，該復制電子部件形成具有本領域技術人員已知的三模冗余(首字母縮寫為TMR)的電路，并且更具體地涉及用于實施故障檢測的復制電子部件的組件的操作。
背景技術：
：晶體管上的或晶體管附近的粒子的影響可能導致集成電路中的寄生電流，這取決于該粒子的電離能力(例如通過線性能量轉移(或LET)表征)。實際上，由粒子產生的電荷量對應于在由晶體管控制的邏輯節點的狀態改變期間實現的電荷量。這種影響的結果可能是邏輯信號的狀態或電平的改變，并且因此可能導致在電路的輸出處的錯誤。為了克服由這種現象產生的錯誤，已知的解決方案是通過復制產生這種信號的電路來復制該信號。這種冗余允許減少在輸出處獲得錯誤信號的概率。實際上，來自相同信號的所有復制信號同時被修改的概率，換句話說，產生這些信號的所有電路同時受到輻射干擾的概率遠低于非復制信號受外部輻射影響的概率。以這種方式，對輸出處的復制信號的分析允許以更確定的方式恢復無干擾的值。一些活動領域，例如航空航天或醫療領域，需要允許響應的可靠性接近100％的部件的魯棒性，這種特性比其它因素更重要。一種已知的允許在低物理和經濟成本下獲得這樣的可靠性水平的復制方法包括將信號復制三次，換句話說，在輸入處使用三個相同電子部件接收相同數據信號，并且在輸出處使用多數表決電路，以便確定輸出信號。如前所述，使用多數表決的這些冗余電路可以通過首字母縮寫TMR已知。為了監控電子部件，特別是集成電路的電子部件的狀態，已知的技術是在集成電路生產線的輸出處通過自動測試向量生成器(通常由首字母縮寫ATPG表示)執行測試，和/或在某些情況下，在電路操作期間由首字母縮寫LBIST(邏輯內建自測試)表示的內建自測試。ATPG是由計算機輔助的用于在輸入處尋找測試序列的測試方法，當其被應用于集成電路時，允許集成電路外部的測試設備區分被測試電子電路的正常行為和缺陷行為。產生的測試序列用于在任何使用之前在生產線的結尾測試半導體設備。通常由首字母縮寫BIST表示的內建自測試方法是允許硬件或軟件系統或包括兩者的系統以自主方式執行對其自身的診斷的機制。診斷可以例如以規則的間隔或每當集成電路上電時通過觸發自監控電路或者以連續的方式自動觸發。這種機制通常在集成電路中找到，因為它允許電路的驗證自動進行。LBIST類型的測試是BIST測試的一種形式，其中集成電路被配置為能夠在沒有計算機或任何其它外部設備的輔助的情況下執行它們自身的操作測試。LBIST類型的測試提供了能夠實現測試內部電子電路的優點，該內部電子電路沒有允許電路直接連接到諸如ATPG的外部自動化系統的外部連接端子。它還提供了能夠在集成電路的使用壽命期間的任何給定時刻觸發測試階段的優點。LBIST測試的原理還基于要被注入到待測試的電子部件中的至少一個測試序列的生成以及對響應于注入的測試序列在部件的輸出處獲得的信號的分析。主要缺點是，當在操作期間觸發LBIST測試階段時，包含在每個電子部件中的信息均丟失。因此，集成電路不能在測試之后確切地以在測試之前的狀態繼續其操作。技術實現要素：根據一個實施例及其實現，提供了一種用于管理TMR類型的部件或邏輯電路的操作的方法和架構，允許在集成電路的操作期間執行測試階段，并且在測試階段結束時，允許使邏輯部件返回到其在該測試階段之前的狀態。根據一個方面，提供了一種用于管理邏輯部件的操作的方法，該邏輯部件包括多數表決電路和奇數個觸發器，至少等于三個，每個觸發器具有數據輸入、測試輸入、測試輸出和連接到多數表決電路的輸入的數據輸出，該方法包括將邏輯部件置于正常操作模式，在正常操作模式中相同的輸入信號被遞送到每個數據輸入，并且該多數表決電路遞送輸出信號。根據該方面的一個一般特征，該方法包括：a)在正常操作模式之后，將該部件置于測試模式，在測試模式中：邏輯部件的觸發器被置于測試模式，例如通過將非零測試控制信號注入到觸發器的測試控制輸入中，測試信號被注入到被測試的觸發器的測試輸入中，其它觸發器的邏輯狀態被凍結，以及由被測試的觸發器的測試輸出遞送的輸出信號被分析，然后，b)在測試階段結束時，使邏輯部件返回到正常操作模式，多數表決電路自動恢復在測試模式啟動之前存在的邏輯部件的數據輸出上的輸出信號的值。通過將測試信號僅注入到邏輯部件的觸發器中并通過凍結其它觸發器的邏輯狀態來測試邏輯部件的觸發器。通過在測試階段期間不啟用其它觸發器，換句話說，通過不操作其它觸發器，來凍結其它觸發器的狀態。為此，邏輯部件的觸發器的時鐘被分離，這使得未被測試的觸發器的時鐘不被啟用，并且因此當其它觸發器被測試時它們的狀態被凍結。假定相對于被測試的唯一觸發器處于數值上多數的其它觸發器已經保存測試階段之前的狀態，當邏輯部件的正常操作被重新建立時，邏輯部件的先前狀態的恢復是自動的。在重新建立邏輯部件的正常操作之后的第一時鐘邊沿之后，多數表決電路將因此在輸出處遞送對應于測試階段被啟動之前的邏輯部件的狀態的信號。在已經凍結其它觸發器的邏輯狀態之后并且在分析由測試輸出遞送的輸出信號之前，被測試的觸發器可以有利地被重置為正常操作模式，例如通過將零測試控制信號注入到其測試控制輸入中，邏輯部件可以被控制，以使得被測試的觸發器的輸出信號在邏輯部件的輸出處被遞送，以用于測試連接到邏輯部件的輸出的附加邏輯電路的目的，最后，被測試的觸發器可以被重置為測試模式，例如通過將非零測試控制信號注入到其測試控制輸入中。因此，可以通過附加邏輯電路傳播測試信號，本領域技術人員也使用術語“邏輯錐”來表示附加邏輯電路，附加邏輯電路總體包括邏輯塊的組件，并且耦合到被測試的邏輯部件的輸出。在邏輯錐的輸出耦合到被測試的至少一個其它邏輯部件的情況下，該測試信號通過邏輯錐的傳播允許將要測試的邏輯錐的邏輯塊的正確操作。在邏輯部件的控制之后并且在將被測試的觸發器重置到測試模式之前，也可以將時鐘周期應用于被測試的觸發器。優選地，針對邏輯部件的另一觸發器迭代步驟a)和b)，直到邏輯部件的所有觸發器都已經被測試。在TMR的情況下，將測試階段重復三次，隨后是恢復階段，在每個測試階段中改變測試信號被注入到其中的觸發器。以這種方式，總是存在由其它兩個觸發器組成的多數觸發器，其具有在測試階段之前的狀態，通過這一方式以便在每個測試階段結束時恢復TMR的先前狀態，并且每個觸發器被測試。有利地，該方法還可以包括，在任何邏輯部件被置于正常操作模式之前，將邏輯部件置于初始測試模式，邏輯部件的觸發器在初始測試模式中經由它們的測試輸入和它們相應的測試輸出串聯耦合，通過這一方式以便形成包括測試鏈輸入和測試鏈輸出的觸發器的測試鏈，測試信號被注入到測試鏈輸入中，并且由測試鏈輸出遞送的測試輸出信號被分析。初始測試模式允許借助ATPG在生產線的結尾進行初始測試。觸發器通常聯接在它們的測試輸入和它們的測試輸出之間，用于實現這種故障檢測。根據另一方面，提供了一種電子設備，包括邏輯部件，該邏輯部件包括多數表決電路和等于至少三個的奇數個觸發器，每個觸發器具有數據輸入、測試輸入、測試輸出和連接到所述多數表決電路的輸入的數據輸出，該裝置包括被配置用于將所述部件置于正常操作模式的控制電路，其中相同的輸入信號被遞送到每個數據輸入，并且所述多數表決電路遞送輸出信號。根據該方面的一般特征，控制電路還被配置為：在正常操作模式之后，將邏輯部件置于測試模式，在測試模式中邏輯部件的觸發器被置于測試模式，例如通過將非零測試控制信號注入到其測試控制輸入中，測試信號被注入到被測試的觸發器的測試輸入中，其它觸發器的邏輯狀態被凍結，并且被測試的觸發器的測試輸出信號被分析，然后，在測試階段結束時，將邏輯部件重置回正常操作模式，多數表決電路將在測試模式啟動之前存在的輸出信號的值自動恢復到邏輯部件的數據輸出上。優選地，控制電路包括第一多路復用器，第一多路復用器在其輸入處接收來自邏輯部件的觸發器的測試輸出信號。因此，第一多路復用器允許選擇要遞送的輸出信號，以便傳送來自被測試的觸發器的測試輸出的信號，并且從而在各種類似的邏輯部件之間形成測試鏈。由此創建的測試鏈允許測試位序列通過各種聯接的邏輯部件傳送，使得在測試位序列的注入結束時，測試鏈的每個邏輯部件的每個被測試的觸發器均處于測試的預定狀態。控制電路還包括第二多路復用器，第二多路復用器在其輸入處接收來自邏輯部件的觸發器的數據輸出信號和來自多數表決電路的輸出信號。因此，第二多路復用器允許來自被測試的觸發器的輸出信號或者，當邏輯部件處于正常操作模式時，來自多數表決電路的信號被傳送。因此，可以在測試階段期間將來自被測試的觸發器的輸出信號傳送至耦合到輸出的附加邏輯電路。在附加邏輯電路在測試模式下在輸出處耦合到邏輯部件的情況下，可以進一步檢測耦合在被測試的兩個邏輯部件之間的附加邏輯電路之一的潛在故障狀況。有利地，控制電路還可以被配置用于在將任何邏輯部件置于正常操作模式之前，將邏輯部件置于初始測試模式，在初始測試模式中邏輯部件的觸發器經由它們相應的測試輸入和測試輸出串聯耦合，以形成包括測試鏈輸入和測試鏈輸出的觸發器的測試鏈，測試信號被注入到測試鏈輸入中，并且由測試鏈輸出遞送的測試輸出信號被分析。為此目的，控制電路還可以包括用于從第二觸發器開始的所述邏輯部件的每個觸發器的附加多路復用器，附加多路復用器用于將邏輯部件置于初始測試模式或者測試模式，每個附加多路復用器在其輸入處接收測試信號和來自觸發器的測試輸出信號，每個觸發器的測試輸出耦合到與耦合到其輸入的觸發器不同的觸發器的測試輸入，使得相同邏輯電路的觸發器可以經由它們相應的測試輸入和測試輸出串聯耦合。每個附加的多路復用器允許根據所進行的測試分別是在操作過程中的測試還是借助ATPG的初始測試來直接選擇測試信號或來自觸發器的測試輸出信號。在本發明的一個實施例中，邏輯部件以形成TMR的方式包括三個觸發器。附圖說明通過研究對非限制性的一個實施例及其實現的詳細描述和附圖，本發明的其它優點和特征將變得顯而易見，其中：圖1圖示了根據一個實施例的電子設備；圖2圖示了處于正常操作模式的電子設備；圖3圖示了處于測試模式的電子設備；圖4圖示了處于初始測試模式的電子設備。具體實施方式圖1示意性地圖示了根據本發明的一個實施例的包括邏輯部件2的電子設備1。在該實施例中，邏輯部件2是包括多數表決電路3以及分別標記為4、5和6的第一、第二和第三觸發器的TMR。每個觸發器4至6均包括接收相同數據信號D的數據輸入d和被設計為遞送輸出信號Q的數據輸出q。每個觸發器4至6的數據輸出q均連接到多數表決電路3的輸入。每個觸發器4至6均具有分別表示為CLK4、CLK5和CLK6的時鐘輸入。三個觸發器4至6的操作由三個時鐘CLK4至CLK6的頻率調節。在正常操作模式下，觸發器4至6通過在每個時鐘邊沿將在輸入處的數據信號D拷貝到它們的數據輸出q上來操作。因此，輸出信號Q通常對應于上升時鐘沿的結束處的數據信號D。每個觸發器4至6還包括被設計為根據測試模式接收測試信號TI或TQ4或TQ5的測試輸入ti，被設計為遞送得到的測試信號TQ4至TQ6的測試輸出tq，以及被設計為接收測試控制信號TE4至TE6以啟用觸發器的測試模式的測試模式控制輸入te。在測試操作模式下，首先加載測試序列。在加載期間，觸發器通過在其時鐘的每個上升沿將測試輸入ti處的測試信號TI拷貝到測試輸出tq上來操作。在加載之后，測試輸出tq在輸出處遞送得到的信號TQ，信號TQ的值對應于上升時鐘邊沿結束處的測試信號TI。應當注意，在該模式中，輸出q還拷貝輸入ti，以能夠將測試序列應用到附加的邏輯電路C(也稱為邏輯錐)，邏輯電路C包括一個或多個邏輯模塊，可能在輸出q處連接到觸發器的輸出。多數表決電路3包括對應于邏輯部件2的觸發器的數目的多個輸入。在圖1所示的示例中，多數表決電路3(也稱為表決器)包括分別耦合到三個觸發器4至6的數據輸出q的三個輸入。表決器3在其輸出處遞送與來自其輸入的多數二進制值對應的輸出信號M。因此，當輸入處的三個信號中的至少兩個信號具有高值時，表決器3遞送等于1的高值的輸出信號M，否則當表決器3的輸入處的三個信號中的至少兩個信號具有低值時，表決器3遞送等于0的低值的輸出信號M。裝置1包括被配置用于將TMR2置于正常操作模式或測試模式或初始測試模式的控制電路。控制電路包括用于控制觸發器4至6的電路，該電路被設計成將用于測試模式的控制信號TE4至TE6注入到觸發器4至6中的每一個。觸發器控制電路耦合到TMR2的三個觸發器4至6的每個控制輸入te，并且為每個觸發器4至6遞送特定控制信號TE4至TE6。當第一控制信號TE4非零時，第一觸發器4被置于測試模式，當第一控制信號TE4為零時，第一觸發器4被置于正常操作模式。以類似的方式，當第二控制信號TE5非零時，第二觸發器5被置于測試模式，并且當第二控制信號TE5為零時，第二觸發器5被置于正常操作模式，當第三控制信號TE6非零時，第三觸發器6被置于測試模式，當第三控制信號TE6為零時，第三觸發器6被置于正常操作模式。控制電路還包括第一多路復用器7和第二多路復用器8。第一多路復用器7包括分別耦合到TMR2的三個觸發器4至6中的每一個的測試輸出tq的三個輸入。第一多路復用器7包括輸出s7，輸出s7被設計為根據所接收到的控制信號在輸出處遞送在輸入處接收到的三個信號中的一個信號。第二多路復用器8包括四個輸入。第一輸入耦合到表決器3的輸出，并從表決器3接收輸出信號M。其它三個輸入分別耦合到TMR2的三個觸發器4到6中的每一個的數據輸出q。第二多路復用器8包括輸出s8，輸出s8被設計為根據接收的控制信號在輸出處遞送在輸入處接收的四個信號中的一個信號。第一多路復用器7包括接收控制信號TE4、TE5、TE6的控制輸入，控制信號TE4、TE5、TE6對應于用于觸發器4至6的測試模式的二進制控制信號TE4至TE6的組合。控制信號允許根據TMR2被設置的模式定義由第一多路復用器7傳送的信號。下面的表1提供根據控制信號TE4至TE6的值變化的第一多路復用器7的輸出信號S7的值：表1第二多路復用器8包括接收控制信號TE81、TE82的控制輸入，控制信號TE81、TE82允許根據TMR2被設置的模式定義由第二多路復用器8傳送的信號。下面的表2提供根據控制信號TE81和TE82的值變化的第二多路復用器8的輸出信號S8的值：TE81TE82S8000(Q4)011(Q5)102(Q6)113(M)表2控制電路還包括用于注入測試信號TI的電路，該測試信號TI被設計為定義要注入到至少一個觸發器4、5或6中的至少一個測試位的序列。測試位的序列包括對應于經由其測試輸入和輸出ti和tq串聯聯接的TMR的數目的多個位。在同一集成電路中的若干TMR經由其測試輸入和其測試輸出串聯聯接在一起的情況下，測試位的序列對應于聯接的TMR的數目。為了將TMR2置于初始測試模式或測試模式中，控制電路還包括第一附加多路復用器9以及第二附加多路復用器10，第一附加多路復用器9的輸出耦合到第二觸發器5的測試輸入ti，第二附加多路復用器10的輸出耦合到第三觸發器6的測試輸入ti。第一附加多路復用器9包括兩個輸入。表示為0的第一輸入直接耦合到用于注入測試信號TI的電路，以及表示為1的第二輸入耦合到第一觸發器4的測試輸出tq。第二附加多路復用器10也包括兩個輸入。表示為0的第一輸入直接耦合到用于注入測試信號TI的電路，以及表示為1的第二輸入耦合到第二觸發器5的測試輸出tq。第一觸發器4的測試輸入ti僅耦合到用于注入測試信號TI的電路。第一和第二附加多路復用器9和10由相同的控制信號(這里表示為TE4、TE5、TE6)控制。下面的表3提供根據控制信號TE4至TE6的值變化的來自第一附加多路復用器9的輸出信號S的值：表3下面的表4提供根據控制信號TE4至TE6的值變化的來自第二附加多路復用器10的輸出信號S的值：表4控制電路被配置用于啟動TMR2的各種操作模式。因此，控制電路可以在制造之后在正常模式下的任何操作之前，直接將TMR2切換到初始測試模式。它還可以在正常操作模式之后將TMR2切換到正常操作模式或者測試模式。圖2至圖4是圖1的復制，但是以粗體標識在由設備1的控制電路控制的TMR2的各種操作模式期間實現的電子電路。在圖2中，用于管理TMR2的操作的設備1以正常操作模式示出。在正常操作模式中，相同的數據信號D被遞送到三個觸發器4至6的每個數據輸入d。三個時鐘CLK4至CLK6被同步，以便在正常操作模式下同時操作。因此，在下一個時鐘沿處，觸發器4至6均將數據輸入d處的數據信號D的值拷貝到數據輸出q上。因此，具有最初在觸發器4至6的輸入處的數據信號D的值的數據輸出信號Q針對三個觸發器4至6中的每一個在表決器3的輸入處被接收。然后多數表決電路3在輸出處遞送對應于輸入處的多數二進制值的輸出信號M，該輸出信號M應當對應于最初在觸發器4至6的輸入處的數據信號D的值，在這種情況下，觸發器4至6中最多一個觸發器是有缺陷的。第二多路復用器8由控制電路以如下方式控制，以傳送在在圖中所示的第二多路復用器8中編號為3的第三輸入處接收的信號(即來自表決器3的輸出信號M)。因此在第二多路復用器8的輸出s8處遞送的信號在三個觸發器中的至少兩個沒有缺陷的情況下對應于觸發器4至6的數據輸出信號Q，這是觸發器4至6的輸入處的數據信號D。因此，數據信號可以被傳送到形成邏輯錐C的一個或多個邏輯電路。在圖3中，示出了在正常操作模式之后的測試模式中用于管理TMR2的操作的設備1。控制電路被配置用于在正常操作模式之后將TMR2置于測試模式，在測試模式中測試信號TI被注入到第一觸發器4的測試輸入ti中。第一觸發器4是在該測試模式下被測試的唯一觸發器。為此，用于控制觸發器的電路注入對應的控制信號TE4至TE6，以僅將第一觸發器4置于測試模式，并且使另外兩個觸發器5和6保持正常操作。為此，第二和第三控制信號TE5和TE6為零，而第一控制信號TE4為非零。在后面兩個測試模式中，將相繼測試第二觸發器5和第三觸發器6。在測試第一觸發器4的第一測試模式中，通過禁用它們的時鐘CLK5和CLK6來凍結第二觸發器5和第三觸發器6的邏輯狀態。在使用包括有效輸入的觸發器的情況下，被遞送到該輸入的信號允許觸發器的操作在該信號為非零時被啟用，或者允許當該信號為零時其當前狀態被凍結。使第一觸發器4在其時鐘CLK4的上升時鐘邊沿操作，使得測試輸出tq拷貝測試輸入ti上的數據值，以將測試值加載到第一觸發器4中。因此，在上升時鐘邊沿的結尾處，如果第一觸發器沒有缺陷，則來自第一觸發器4的輸出信號TQ4具有在上升時鐘邊沿之前在測試輸入ti上存在的測試信號TI的位的值。應當注意，在時鐘邊沿的結尾處，第一觸發器4的數據輸出Q也已將測試信號TI的值拷貝到測試輸入ti上，使得第一觸發器4的數據輸出Q不再具有來自測試之前的值。因此，觸發器4不再處于與測試之前相同的狀態。在測試模式中，第二多路復用器8允許來自被測試的觸發器(這里是第一觸發器4)的輸出信號Q被傳送。因此，可以在測試階段期間將來自被測試的觸發器的輸出信號傳送到例如在輸出處耦合的邏輯錐C的附加邏輯電路。因此，可以進一步檢測耦合在被測試的兩個TMR之間的邏輯錐C的邏輯電路之一的可能的錯誤狀態。為了同時測試連接到TMR2的輸出q的邏輯錐C，一旦測試序列已經借助由ti和tq組成的鏈而被加載，則通過將第一零控制信號TE4施加到第一觸發器4的控制輸入te，被測試的觸發器4被切換到正常操作模式。來自第一觸發器4的時鐘邊沿CLK4隨后被施加，以通過連接到被測試的觸發器的輸出q的邏輯錐C的附加邏輯電路傳播測試序列。第二多路復用器8已經借助控制信號TE81、TE82以如下方式被配置，其輸出接收來自被測試的觸發器(在當前情況下為第一觸發器4)的輸出信號Q4。在時鐘的上升邊沿的結尾處，在邏輯錐C的輸出處耦合的TMR的被測試的觸發器已經獲得了由測試序列通過邏輯錐C的傳播而產生的其輸入d的值。隨后通過將非零控制信號TE4施加到其控制輸入te，將第一觸發器4設置回測試模式，并且隨后經由第一多路復用器7通過恢復輸出測試信號TQ4來分析輸出測試信號TQ4。為此，第一多路復用器7接收被設計為選擇耦合到第一觸發器4的測試輸出tq的輸入的控制信號。然后，在測試階段結束時，控制電路發送命令，使得以如下方式再次將TMR2置于正常操作模式，以恢復測試之前的TMR2的狀態。第一多路復用器7允許以如下方式選擇要遞送的輸出信號，以傳送來自被測試的觸發器4的測試輸出tq的信號TQ，并且從而獲得測試操作的結果，或者在幾個類似的TMR之間形成測試鏈。通過在測試模式之后立即在正常操作模式的時鐘邊沿上啟用TMR，多數表決電路3自動恢復在啟動測試模式之前存在的來自TMR2的輸出信號的值。這是由于未被測試的其它兩個觸發器5和6具有相同的值，因為它們的狀態在測試模式期間已經被凍結。由此創建的測試鏈允許測試位序列通過各種聯接的邏輯部件傳送，使得在測試位序列的注入結束時，測試鏈的每個邏輯部件的每個被測試的觸發器均處于測試的預定狀態。為了測試TMR2的第二觸發器5和連接到其輸出q的邏輯錐C，將命令發送到第一附加多路復用器9，以便能夠傳送在第二觸發器5的測試輸入ti上接收到的測試信號TI。第二觸發器5是在該測試模式中被測試的唯一的觸發器。為此，用于控制觸發器的電路僅將用于啟用測試模式TE的信號注入到第二觸發器5中，其它兩個觸發器4和6保持正常操作。另外兩個觸發器4和6的邏輯狀態通過禁用它們的時鐘CLK4和CLK6被凍結。以相同的方式，為了測試TMR2的第三觸發器6，將命令發送到第二附加復用器10，以便能夠傳送在第三觸發器6的測試輸入ti上接收的測試信號TI，第三觸發器6是在該測試模式中被測試的唯一的觸發器。為此，用于控制觸發器的電路僅將用于啟用測試模式TE的信號注入到第三觸發器6中，其它兩個觸發器4和5保持正常操作。其它兩個觸發器4和6的邏輯狀態通過禁用它們的時鐘CLK4和CLK5被凍結。圖4圖示了用于在正常操作模式中TMR2的任何操作之前在初始測試模式中管理TMR2的操作的設備1。控制電路被配置用于在將TMR2置于正常操作模式之前，首先將TMR2置于初始測試模式，其中TMR2的觸發器4至6經由它們相應的測試輸入ti和測試輸出tq以如下方式串聯耦合，以形成包括測試鏈輸入和測試鏈輸出的觸發器的測試鏈。為了實現測試鏈，將命令發送到第一附加多路復用器9，以將來自第一觸發器4的測試輸出tq的信號傳送到第二觸發器5的測試輸入ti，并且命令被發送到第二附加多路復用器10以將來自第二觸發器的測試輸出tq的信號傳送到第三觸發器6的測試輸入ti。在初始測試模式中，ATPG連接到用于管理TMR的操作的裝置1。然后，ATPG產生至少一個測試位序列并經由測試電路信號將其注入到測試鏈的輸入中，即注入到第一觸發器4的測試輸入ti中。然后，測試信號經由測試鏈在觸發器中傳播。一旦已經注入了整個測試序列，通過將零信號TE4到TE6施加到觸發器4到6的控制輸入te來重新啟用操作模式，并且觸發器4到6在操作模式中的時鐘邊沿上操作。然后，通過將非零信號TE4至TE6施加到觸發器4至6的控制輸入te來重新啟用測試模式，并且分析由測試鏈輸出(即通過第三觸發器6的測試輸出tq)的測試輸出信號。在例如其中幾個TMR經由它們的輸入和它們的測試輸出一個接一個地聯接的情況下，測試序列可以包括多于三個比特位。因此，該設備允許在集成電路期間實現測試階段，并且允許邏輯部件在測試階段結束時被重置為其在該測試階段之前的先前狀態。該裝置還提供了以常規方式借助ATPG實現初始測試階段的可能。當前第1頁1 2 3