專利名稱：一種互補型差分峰值檢測電路的制作方法
技術領域：
本實用新型涉及峰值檢測電路技術，尤指一種芯片面積大大縮小而穩定性提高的互補型差分峰值檢測電路。
如

圖1所示，該電路至少包含以下模塊比較器Comp1、Comp2，輸出跟隨器f1、f2，充電電流源Ich1、Ich2，放電電流源Idch1、Idch2，存儲電容C1、C2，開關S1～S4以及分壓電阻R1～R4；其中，VIN是輸入信號，COM是引入的共模信號，VP、VN分別是檢測出的上、下峰值輸出。該電路具體的工作原理是這樣的首先，輸入信號VIN與f1的輸出VP相比較，如果VIN大，則開關S1工作，充電電流源Ich1給電容C1充電，使f1的輸出電壓上升，直到與VIN相等；如果VIN小，則開關S3工作，放電電流源Idch1給電容C1放電，使f1的輸出電壓下降，直到與VIN相等。這樣，f1的輸出即會等于輸入信號的峰值，完成峰值檢測的過程。
上面所述為正峰值的檢測過程，負峰值檢測過程的原理完全類同，只是采用比較器Comp2，輸出跟隨器f2，充電電流源Ich2，放電電流源Idch2，存儲電容C2，開關S2、S4以及分壓電阻R1～R4來實現。電阻R1～R4用來完成對峰值電壓的分壓，產生用于數據恢復的判決電壓，當R1＝R2＝R3＝R4時，判決電壓為峰值的一半。
該峰值檢測電路是一種較為成熟的電路形式，但其在電路實現上仍存在一定的缺陷，主要表現在以下幾個方面1)電路的組成比較復雜，致使集成芯片的面積增大；2)需要引入共模電壓COM，造成多余的走線；3)需要四個開關和四路電流源，必然會引入較多的偏置電路；4)由于峰峰值較小時，電容(C1、C2)兩端的壓差小，因而不能使用方塊電容值較大的金屬氧化物半導體(MOS)電容；5)由于比較器與跟隨器相互獨立，使電路中的元器件數目增加，而且，跟隨器存在穩定性的問題。
由于在峰值檢測電路中，需要將檢測出的峰值保持在一定的幅度上，因此存儲電容的值都比較大，通常要在40皮法以上。目前所采用的雙層多晶電容(poly-poly)的方塊電容值一般只有0.6ff/μm2，而金屬氧化物半導體(MOS)管的方塊電容值一般為2.5ff/μm2，很顯然，采用MOS電容可以使芯片面積縮小到原來的1/4～1/3。其中，ff表示10-15法拉。又由于MOS電容的兩端需要有較大的壓差，才能使電容值穩定，所以，在新的電路設計中電容的一端不接共模電壓COM，而直接接地，使存儲電容在采樣輸入信號交流成份的同時，也采樣了共模成份，如此，電容兩端就有足夠的壓差，使電容值穩定，同時省去了共模電壓信號。
為了能夠跟蹤并保持輸入信號的峰值，充電電流Ich1、Ich2要比放電電流Idch1、Idch2大很多，一般在20倍以上，那么，可省去現有技術中的放電電流開關，使放電電流常通，而不影響峰值的檢測。
原來電容的充電時間是由充電電流源Ich1、Ich2控制，為了能進一步縮小芯片面積且使控制更靈活，可在新的電路設計中用RC時間常數的形式取代充電電流源，改變MOS開關的尺寸即可改變時間常數，該方法比起用電流源充電更簡便、靈活。
根據上述分析，本實用新型具體的技術方案是這樣實現的一種互補型差分峰值檢測電路，至少包括一對互補比較器、一對電平移位跟隨器、一對金屬氧化物半導體(MOS)存儲電容、四個MOS開關、一對放電電流源、一對偏置電流源以及一個以上分壓電阻；其中，第一互補比較器的輸出連接第一MOS開關的源極，該MOS開關的柵極與電源相連，其漏極連接第一MOS存儲電容的上極板；第一偏置電流源的輸入端與電源相連，其輸出連接第一電平移位跟隨器的柵極，該跟隨器的漏極接地，源極連接第一MOS存儲電容的上極板，第一偏置電流源的輸出同時連接第一、第二分壓電阻，該兩電阻串聯；第一MOS存儲電容下極板接地，第一放電電流源與第一MOS存儲電容并聯；第三MOS開關的源極連接第一信號端，其柵極接地，漏極連接第一MOS存儲電容的上極板；第二互補比較器的輸出連接第二MOS開關的源極，該MOS開關的柵極接地，其漏極連接第二MOS存儲電容的上極板，該MOS存儲電容的下極板接地；第二電平移位跟隨器的源極連接第二MOS存儲電容的上極板，其漏極連接電源，柵極連至第二偏置電流源的輸入端，該偏置電流源的輸出接地，第二偏置電流源的輸入端同時連接第三、第四分壓電阻，該兩電阻串聯；第二放電電流源的正、負兩端分別與電源和第二MOS存儲電容的上極板相連；第四MOS開關的源極連接第一信號端，其柵極接電源，漏極連接第二MOS存儲電容的上極板；
第二、第四分壓電阻的一端相連，第一、第二互補比較器的負輸入端相連，并同時連接一輸入信號，第一、第二互補比較器的正輸入端分別連接第一、第二電平移位跟隨器的柵極。
當輸入信號電壓大于等于當前上峰值電壓時，第一MOS開關導通，第一MOS存儲電容被充電，上極板電壓升高，上峰值電壓升高，直到等于輸入信號電壓；當輸入信號電壓小于當前上峰值電壓時，第一MOS開關閉合，第一MOS存儲電容被緩慢放電，上極板電壓降低，上峰值電壓降低，直至等于輸入信號電壓。
所述第一比較器和第二比較器為一對互補差分對管。所述的第一比較器為上峰值比較器，第二比較器為下峰值比較器。該第一比較器的輸入差分對管為一對NMOS管，第二比較器的輸入差分對管為一對PMOS管。所述的比較器為一級差分放大器，或二級放大器，或共源共柵放大器。
所述MOS開關為NMOS管開關，或PMOS管開關，或CMOS互補開關。所述的跟隨器為一級或兩級跟隨疊加的跟隨器。所述電流源為拉電流的鏡像恒流源，或為拉電流的共源-共柵恒流源，或為灌電流的鏡像恒流源，或為灌電流的共源-共柵恒流源。
所述MOS存儲電容的充電或放電時間由與該電容相連的MOS開關漏源兩端的電阻及MOS存儲電容參數來決定。該MOS存儲電容的充電方式可由恒流源控制。所述第一信號與第二信號為一對反相信號。
所述第一跟隨器的源柵電壓接近1伏特。所述第二跟隨器的柵源電壓接近1伏特。
所述輸入信號的峰峰值電壓大小與信號在傳輸過程中的衰減程度有關，衰減越大，輸入信號的峰峰值越小。所述輸入信號的峰峰值電壓Vpp在200毫伏至1.5伏之間。
所述第二分壓電阻與第四分壓電阻相連端的電壓為電路的共模電壓。該共模電壓為上峰值電壓與下峰值電壓之和的一半。該共模電壓的電壓值在1.5伏至2.5伏之間。
由上述方案可以看出，本實用新型的關鍵在于不用單獨引入共模電壓，而是利用上下峰值電壓中輸出的共模電壓成分來增加電容兩端的電壓差，從而使該電路能夠采用兩端壓差大但面積大大縮小的MOS電容。
因此，本實用新型所提供的互補型差分峰值檢測電路具有以下的特點和優點1)由于不需要引入共模電壓的輸入，簡化了電路的走線設計；另外，本實用新型所采用的MOS電容比現在采用的電容面積小3/4，且具有良好的可靠性，因此，本實用新型的電路在保證甚至提高可靠性的同時，減小了電路版圖的設計工作量，降低了集成電路芯片的使用面積。
2)本實用新型對存儲電容采用不同的充電方式，省去了恒流源電路中的偏置電路，以RC時間常數取代恒流源來決定充電時間，且所采用開關管的尺寸可以很小，進而減小芯片面積。
3)為了采用補償技術來消除跟隨器中反饋所造成的不穩定性，本實用新型使用電平移位跟隨器，即源極跟隨器，避免了負反饋造成的不穩定因素，保證了整個電路的可靠性。
4)本實用新型在電路設計上，省去了放電開關，并將比較器與跟隨器合二為一，因此，減少了很多電氣元器件的使用，從而進一步縮小了芯片面積，簡化了電路設計的復雜度，降低了功耗，提高了整體電路的可靠性和穩定性。
圖5為本實用新型中比較器另一實施例的電路原理示意圖；圖6為本實用新型中比較器又一實施例的電路原理示意圖；圖7為本實用新型中MOS開關一實施例的電路原理示意圖；圖8為本實用新型中跟隨器一實施例的電路原理示意圖；圖9為本實用新型中電流源第一實施例的電路原理示意圖；圖10為本實用新型中電流源第二實施例的電路原理示意圖；圖11為本實用新型中電流源第三實施例的電路原理示意圖；圖12為本實用新型中電流源第四實施例的電路原理示意圖。
如圖2所示，本實用新型的峰值檢測電路至少包括以下模塊互補比較器Comp21、Comp22，MOS存儲電容C21、C22，MOS開關S21、S22、S23、S24，放電電流源Idch21、Idch22，電平移位跟隨器f21、f22，偏置電流源Ibias21、Ibias22，分壓電阻R21～R24。圖中，VIN是輸入信號，VP、VN分別是檢測出來的上、下峰值信號，SET、SETB為一對互為反相的信號，在初始化階段控制開關S23、S24導通，給電容C21、C22設置初始電壓，正常工作時開關S23、S24截止。
其中，互補比較器Comp21、存儲電容C21、MOS開關S21和S23、放電電流源Idch21、電平移位跟隨器f21以及偏置電流源Ibias21用于檢測上峰值。互補比較器Comp21的輸出連接MOS開關S21的源極，MOS開關S21的柵極與電源Vdd相連，MOS開關S21的漏極連接存儲電容C21的上極板；偏置電流源Ibias21的輸入端與電源Vdd相連，其輸出端與電平移位跟隨器f21的柵極相連，電平移位跟隨器f21的漏極接地，電平移位跟隨器f21的源極連接存儲電容C21的上極板，偏置電流源Ibias21的輸出同時連接分壓電阻R21、R22，R21與R22串聯；存儲電容C21的下極板接地，放電電流源Idch21的正、負兩端分別與存儲電容C21的上、下極板相連；MOS開關S23的源極連接信號SET，MOS開關S23的柵極接地，MOS開關S23的漏極連接存儲電容C21的上極板。
同樣，互補比較器Comp22、存儲電容C22、MOS開關S22和S24、放電電流源Idch22、電平移位跟隨器f22以及偏置電流源Ibias22用于檢測下峰值。互補比較器Comp22的輸出連接MOS開關S22的源極，MOS開關S22的柵極接地，MOS開關S22的漏極連接存儲電容C22的上極板，存儲電容C22的下極板接地；電平移位跟隨器f22的源極連接存儲電容C22的上極板，其漏極連接電源Vdd，柵極連至偏置電流源Ibias22的輸入端；偏置電流源Ibias22的輸出接地，偏置電流源Ibias22的輸入端同時連接分壓電阻R23、R24，R23與R24串聯；放電電流源Idch22的正、負兩端分別與電源Vdd和存儲電容C22的上極板相連；MOS開關S24的源極連接信號SETB，MOS開關S24的柵極接電源Vdd，MOS開關S24的漏極連接存儲電容C22的上極板。分壓電阻R22的另一端與R24的另一端相連，互補比較器Comp21與互補比較器Comp22的負輸入端相連，并同時連接輸入信號VIN，互補比較器Comp21的正輸入端連接電平移位跟隨器f21的柵極，互補比較器Comp22的正輸入端連接電平移位跟隨器f22的柵極。
為簡單起見，以上峰值的檢測過程為例來詳細說明，下峰值的檢測過程及原理與其完全類同。該電路具體的工作原理是這樣的首先，輸入信號VIN與上峰值信號VP在比較器Comp21中進行比較，當VIN≥VP時，開關S21導通，MOS電容C21被充電，上極板電壓升高，使得VP的值升高，直到VP＝VIN，完成上峰值的檢測。當VIN＜VP時，開關S21截止，MOS電容C21被放電，上極板電壓降低，使VP的值降低，直至VP＝VIN，完成上峰值的檢測。其中，充(放)電時間由開關S21的導通電阻Ron與電容C21決定，該導通電阻Ron是指開關S21導通時，呈現在其漏源兩端的電阻，該電阻與電容C21一起決定充(放)電的時間常數RC。而放電電流源Idch21為常通狀態，保證峰值有一定衰減，放電電流的數量級一般在1μA以下，可根據放電時間的要求確定具體數值。
上、下峰值檢測完成后，經電阻R21～R24分壓，產生共模電壓COM，上半峰值等于Vpp/2+COM，下半峰值等于-Vpp/2+COM，其中，COM電壓與輸入信號VIN的共模電壓相等。
設C21、C22上的電壓分別為Vc21、Vc22，則有Vc21＝Vpp+COM-Vgsp(1)Vc22＝-Vpp+COM+Vgsn(2)其中，Vgsp與Vgsn分別為跟隨器f21的源柵電壓與跟隨器f22的柵源電壓。
實際上，COM是上下峰值的共模電壓等于(VP+VN)/2，其算法是固定不變的，但其值的大小根據不同的電源電壓有所不同，一般要求COM的值在1.5V～2.5V之間。Vpp為輸入信號的峰峰值，隨信號在傳輸過程中的衰減程度不同Vpp也不同，衰減越大，Vpp越小，Vpp一般在200mV～1.5V之間。Vgsp、Vgsn分別為跟隨器f21、f22的柵-源電壓，也就是兩跟隨器的移位電平值，Vgsp與Vgsn的大小一般在1V左右。
根據上述分析，當電源電壓Vdd＝5V時，COM可選取2.5V左右，Vpp為0.1V～1V，Vgsp、Vgsn在1V左右，那么，從式(1)、式(2)不難得出，Vc21至少在1.5V以上，而Vc22至少在2V以上，這樣的電壓足以使MOS電容的電容值穩定，從而保證了使用MOS電容的可靠性與穩定性。
圖3為采用本實用新型峰值檢測電路的HspiceS仿真結果示意圖，如圖3中的左圖所示，VIN為三階高密度雙極性碼(HDB3)連零碼輸入信號，VP、VN分別為檢測的上、下峰值信號，圖中可很清楚地看到VP、VN從初始電壓開始，逐漸跟蹤VIN上、下峰值的過程。圖3的右圖為左圖中畫圈部分的局部放大圖，可看到放大的電容充、放電過程。該仿真圖證明本實用新型的電路完全可以達到檢測信號峰值的功能。
圖4為比較器的電路原理圖，如圖4所示，該對比較器Comp21、Comp22為一對互補的差分對管，與跟隨器f21、f22一起構成一對上、下峰值跟隨器。所謂互補是指該比較器的上峰值用NMOS輸入對管，下峰值用PMOS輸入對管。Comp21、Comp22的增益一般為40～50dB。
圖4中，Comp21為上峰值比較器，MN1、MN2組成Comp21的輸入差分對管，MP1、MP2為其恒流源負載，Ibias1為偏置電流源，INP1、INN1分別為Comp21的正、負輸入端，VOUT1為輸出端；Comp22為下峰值比較器，MP3、MP4組成Comp22的輸入差分對管，MN3、MN4為其恒流源負載，Ibias2為偏置電流源，INP2、INN2分別為Comp22的正、負輸入端，VOUT2為輸出端。
本實用新型的比較器采用互補型差分對管的優越之處在于可避免輸入電壓超范圍。由于上峰值電壓大于共模電壓，所以用NMOS管作為輸入對管，以避免超出輸入對管共模電壓的輸入范圍；而下峰值電壓小于共模電壓，用PMOS管作為輸入對管，以避免超出輸入對管共模電壓的輸入范圍。
本實用新型電路中的充電方式還可采用各種形式，比如用開關控制恒流源的方式充電，也就是說，給電容C21、C22充/放電的方式可以有不同的形式。另外，比較器還可采用二級放大器，如圖5所示；或共源-共柵放大結構，如圖6所示；或具有同等功效的其它電路結構。MOS管開關還可采用CMOS互補開關，如圖7所示。跟隨器可用兩級跟隨疊加結構，如圖8所示。電流源可采用拉電流的鏡像恒流源，如圖9所示；或為拉電流的共源-共柵恒流源，如圖10所示；或為灌電流的鏡像恒流源，如圖11所示；或為灌電流的共源-共柵恒流源，如圖12所示；或具有同等功效的其它電路結構來實現。
以上所介紹的電路適用于電源電壓為5V的E1、T1等接口電路芯片的設計，用于接收端的數據恢復電路。該電路也可應用于其它需要同樣功能的電路芯片設計中，作為一個峰值檢測單元，而且，在電路結構本身的設計上，可采用功效相同的不同形式。該電路大大減小了集成電路芯片的面積，在高集成度、低功耗方面有較大的優勢，更適用于有同樣功能需求的，而要求占用面積小的電路或裝置。
總之，以上所述僅為本實用新型的較佳實施例而已，并非用于限定本實用新型的保護范圍。
權利要求1.一種互補型差分峰值檢測電路，其特征在于至少由一對互補比較器、一對電平移位跟隨器、一對金屬氧化物半導體(MOS)存儲電容、四個MOS開關、一對放電電流源、一對偏置電流源以及一個以上分壓電阻構成；其中，第一互補比較器的輸出連接第一MOS開關的源極，該MOS開關的柵極與電源相連，其漏極連接第一MOS存儲電容的上極板；第一偏置電流源的輸入端與電源相連，其輸出連接第一電平移位跟隨器的柵極，該跟隨器的漏極接地，源極連接第一MOS存儲電容的上極板，第一偏置電流源的輸出同時連接第一、第二分壓電阻，該兩電阻串聯；第一MOS存儲電容下極板接地，第一放電電流源與第一MOS存儲電容并聯；第三MOS開關的源極連接第一信號端，其柵極接地，漏極連接第一MOS存儲電容的上極板；第二互補比較器的輸出連接第二MOS開關的源極，該MOS開關的柵極接地，其漏極連接第二MOS存儲電容的上極板，該MOS存儲電容的下極板接地；第二電平移位跟隨器的源極連接第二MOS存儲電容的上極板，其漏極連接電源，柵極連至第二偏置電流源的輸入端，該偏置電流源的輸出接地，第二偏置電流源的輸入端同時連接第三、第四分壓電阻，該兩電阻串聯；第二放電電流源的正、負兩端分別與電源和第二MOS存儲電容的上極板相連；第四MOS開關的源極連接第二信號端，其柵極接電源，漏極連接第二MOS存儲電容的上極板；第二、第四分壓電阻的一端相連，第一、第二互補比較器的負輸入端相連，并同時連接一輸入信號，第一、第二互補比較器的正輸入端分別連接第一、第二電平移位跟隨器的柵極。
2.根據權利要求1所述的互補型差分峰值檢測電路，其特征在于所述第一比較器和第二比較器為一對互補差分對管。
3.根據權利要求1所述的互補型差分峰值檢測電路，其特征在于所述的第一比較器為上峰值比較器，第二比較器為下峰值比較器。
4.根據權利要求1或2所述的互補型差分峰值檢測電路，其特征在于所述第一比較器的輸入差分對管為一對NMOS管，所述第二比較器的輸入差分對管為一對PMOS管。
5.根據權利要求1所述的互補型差分峰值檢測電路，其特征在于所述的比較器為一級差分放大器，或為二級放大器，或為共源共柵放大器。
6.根據權利要求1所述的互補型差分峰值檢測電路，其特征在于所述MOS開關為NMOS管開關，或為PMOS管開關，或為CMOS互補開關。
7.根據權利要求1所述的互補型差分峰值檢測電路，其特征在于所述的跟隨器為一級或兩級跟隨疊加的跟隨器。
8.根據權利要求1所述的互補型差分峰值檢測電路，其特征在于所述電流源為拉電流的鏡像恒流源，或為拉電流的共源-共柵恒流源，或為灌電流的鏡像恒流源，或為灌電流的共源-共柵恒流源。
9.根據權利要求1所述的互補型差分峰值檢測電路，其特征在于所述第二分壓電阻與第四分壓電阻相連端的電壓為電路的共模電壓。
10.根據權利要求9所述的互補型差分峰值檢測電路，其特征在于所述的共模電壓為上峰值電壓與下峰值電壓之和的一半。
11.根據權利要求1所述的互補型差分峰值檢測電路，其特征在于所述第一信號與第二信號為一對反相信號。
12.根據權利要求1所述的互補型差分峰值檢測電路，其特征在于所述MOS存儲電容的充電方式可由恒流源控制。
專利摘要一種互補型差分峰值檢測電路,其至少由一對互補比較器、一對電平移位跟隨器、一對金屬氧化物半導體(MOS)存儲電容、四個MOS開關、一對放電電流源、一對偏置電流源以及一個以上分壓電阻構成;當輸入信號電壓VIN大于等于當前上峰值電壓VP時,充電開關導通,MOS存儲電容被充電,上極板電壓升高,使得VP的值升高,直到VP=VIN,完成上峰值的檢測;當輸入信號電壓VIN小于當前上峰值電壓VP時,充電開關閉合,MOS存儲電容被緩慢放電,上極板電壓降低,使VP的值降低,直到VP=VIN,完成上峰值的檢測,下峰值原理相同。本實用新型的電路不僅可以減少電路走線和元器件數目,縮小集成芯片面積,降低電路設計復雜度和功耗,同時可以提高整個電路的穩定性和可靠性。
文檔編號G01R19/04GK2519284SQ0126747
公開日2002年10月30日 申請日期2001年10月11日 優先權日2001年10月11日
發明者裴曉東, 任剛, 程劍濤, 周命福 申請人:華為技術有限公司