專利名稱：一種陣列基板及制造方法
技術領域：
本發明涉及顯示設備技術領域，尤其涉及一種陣列基板及制造方法。
背景技術：
在現有的液晶顯示裝置中，伽瑪(Ga_a)電壓實際提供給源極驅動電路電壓。液晶面板的驅動電路中伽瑪(Ga_a)電壓的產生主要采用兩種方式第一，如圖I所示，直接在PCB(Printed Circuit Board，印刷電路板)上通過電源集成電路(Power IC)給出一個電壓，然后以貼片電阻11串聯分擔此給出電壓的形式，提供Ga_a電壓給源極驅動電路12。第二，通過可編程的Power IC直接給出Gamma電壓。采用第一種方式提供伽瑪電壓，其電路結構簡單，并且功耗可以做的很低。但是，采用第一種方式必然會因為需要為貼片電阻留出空間，而增加PCB的面積。在面板需求日益輕薄化的今天，留出寶貴的PCB板面積以解決其他問題是十分必要的。并且，頻繁地使用各種封裝，不同阻值的電阻也會給制造商的管理和供應帶來一定程度的麻煩。而通過第二種方式，即可編程的Power IC直接給出Ga_a電壓，這種提供電壓的方式靈活，縮短了Gamma電壓調整(Gamma Tuning)的時間，也可以在很大程度上解決第一種方法所帶來的困難。但是，可編程的Power IC本身比較昂貴,采用可編程的Power IC無疑會大幅提高生產成本，同時可編程的Power IC是由多個電子元件構成，因此由可編程的Power IC來提供伽馬電壓也會提高產品的功耗，這方面也是面板廠商需要重點考慮的問題。

發明內容
本發明提供了一種陣列基板及其制造方法，將電阻集成至陣列基板中，通過給陣列基板中的電阻提供電壓，并通過電阻上面覆蓋的絕緣層上均勻分布的通孔將電壓導出以提供電壓。這樣既為PCB板節約出了更多空間，而且只要通過給電阻提供電壓就可輸出電壓的話，功耗也低。本發明提供的陣列基板，所述陣列基板包括位于柵極絕緣層和鈍化層之間的電阻，以及在鈍化層覆蓋電阻的區域上有至少一個通孔；其中，所述電阻與陣列基板中的有源層、源漏極層分離設置。所述電阻為長條形。所述通孔在長條形電阻的長度方向上均勻分布。所述電阻的材料為非晶硅。所述通孔中有金屬層。所述通孔中有N型非晶硅層，所述N型非晶硅層位于所述金屬層與電阻之間。所述金屬層的材料為鑰、鋁、釹、鈦、鉻、鉭或銅中的一種金屬或幾種構成的合金。本發明還提供了一種顯示設備，該顯示設備包括上述陣列基板。本發明還提供了制作上述陣列基板的方法，該方法包括在柵極絕緣層上的形成電阻，其中，所述電阻與陣列基板中的有源層、源漏極層分、離設置；在電阻上形成鈍化層，并通過刻蝕在鈍化層覆蓋電阻的區域上，形成至少一個通孔。所述在柵極絕緣層上形成電阻后，在電阻上形成鈍化層之前，該方法進一步包括在所述電阻上，且需要形成通孔的位置形成金屬層。在柵極絕緣層上形成電阻后，在電阻上形成鈍化層之前，該方法進一步包括在所述電阻上，且需要形成通孔的位置形成金屬層和N型非晶硅層，所述N型非晶硅層位于所述金屬層與電阻之間。本發明提供的陣列基板將電阻集成在其中，減少為了單獨設立電阻而占用的PCB板面積，并且采用集成在陣列基板中的電阻，成本不高且功耗比較低。


圖I為本發明現有方式中通過貼片電阻提供Gamma電壓的結構；圖2為本發明實施例陣列基板電阻區域的剖面圖；圖3為本發明陣列基板實施例的結構示意圖；圖4為本發明陣列基板實施例的電阻位置示意圖；圖5為本發明實施例中通孔分布示意圖；圖6為本發明實施例陣列基板電阻區域向柵極層施加電壓的剖面圖；圖7為本發明方法實施例的流程圖。
具體實施例方式為了能節約PCB板的面積，同時避免采用可編程的Power IC耗費的大成本和高功耗，本發明提供了一種陣列基板。下面結合附圖對本陣列基板的實施例進行說明。本實施例中的陣列基板，如圖2所示，自下而上為玻璃基板21、柵極層22、柵極絕緣層23、電阻24位于柵極絕緣層23和鈍化層25之間，以及在鈍化層25覆蓋電阻24的區域上有至少一個通孔26。當給電阻24兩端接上電壓時，可通過通孔26將電阻上的電壓導出以提供分壓。本實施例中所述的通孔26是用于將加在電阻24上的電壓引導出來的。實際上，在電阻的兩端位置也可通過形成通孔，將需要加在電阻上的電壓通過電阻兩端的通孔加在電阻上。但是電阻兩端的通孔與本實施例中所述通孔26是不同的通孔，作用也不一樣。當然，也可在形成鈍化層之前就先在電阻兩端形成引線，則當需要給電阻施加電壓時，可直接連至事先形成的引線上即可。本實施例中提供的集成于陣列基板中的電阻，如圖3所示，所述電阻位于陣列基板中，可用于提供Ga_a電壓給源極驅動電路，但并不僅限用于提供Ga_a電壓的情況。其他需用電阻提供分壓的情況，都可采用本實施例提供的集成于陣列基板的電阻來提供。
電阻24與陣列基板中的有源層、源漏極層分離設置，即電阻24與陣列基板中的有源層、源漏極層不連接。電阻24是集成于陣列基板中，位于柵極絕緣層23和鈍化層25之間，而陣列基板上的薄膜開關和像素電極部分所包括有源層、源漏極層等也位于柵極絕緣層23和鈍化層25之間。為了不影響TFT開關和像素電極的正常工作，如圖4所示，陣列基板41上有一個電阻24和陣列基板的薄膜開關與像素電極區域42。在陣列基板41中的電阻數量為一個，且為長條型，與陣列基板的薄膜開關與像素電極區域42分離設置。這樣在電阻上施加的電壓不會導通至陣列基板的薄膜開關和像素電極區域，導致影響薄膜開關和像素電極的正常工作。當然，實際運用中，每個陣列基板上的電阻數量并沒有限制，可根據實際情況自行的設定電阻的數量以及位置。如，針對較大的陣列基板，則可設定多個本實施例中的電阻。每個電阻都集成于陣列基板的柵極絕緣層和鈍化層之間，通過在電阻兩端施加一定的電壓，就可從電阻區域上方鈍化層的通孔中弓丨出電壓。并且，對于電阻位于陣列基板的位置也并沒有限制，如圖4所示的放置電阻的方式只是一種實施方式。實際可根據需要將電阻放置于陣列基板中的任何一個位置，只需要 保證電阻與陣列基板中薄膜開關和像素電極區域分隔不連接，使得加在電阻上的電壓不會對薄膜開關和像素電極造成影響即可。采用圖3所示的將電阻集成到陣列基板中的方法，相對于在PCB板中采用貼片電阻的方式，集成于陣列基板中的電阻無疑節約了 PCB板的面積。同時，集成于陣列基板的電阻相對于采用可編程的集成電路源以提供Ga_a電壓的方式，只需要集成于陣列基板中的電阻即可提供伽馬電壓，而不需要大量的電子元件來輸出所需的伽馬電壓，因此則功耗更低，成本更低。當為源極驅動電路提供Ga_a電壓時，需要為每一個像素結構提供相同電壓值的Gamma電壓。所以較佳地方式是電阻為長條形，并且所述通孔在電阻的長度方向上均勻分布，具體如圖5所示，這樣的設計有兩點好處一、由于電阻為長條形，當需要輸出特定的某一數值的電壓時，可以不需要知道電阻的具體阻值，而只是當在電阻兩端施加一個已知電壓值的電壓時，導出電壓的通孔與電阻兩端其中一端的電壓值，可通過計算通孔至前述其中一端的距離除以用于施加已知電壓值部分的電阻總長度再乘以已知電壓值即可。例如圖5中，在長條形電阻的A、B兩端接通的電壓值為U，于是，第四個通孔(通孔4)與通孔B的電壓差，可通過L4/L*U得出。二、通孔在電阻的長度方向上均勻分布，可很容易的滿足只要通孔與通孔之間的距離相同就能輸出相等的電壓。例如圖4中的通孔I和通孔2之間輸出的電壓值就等于通孔3和通孔4輸出的電壓值，因為通孔I到通孔2的距離等于通孔3到通孔4的距離。需要獲得此優點，電阻本身的形狀是均勻的。這樣，通孔I與通孔2之間的電阻阻值才會和通孔3與通孔4之間的電阻阻值相同。并且，通孔在電阻的長度方向上均勻分布可以有多種分布方式，可根據實際情況對通孔進行的位置進行安排。例如，當需要從每兩個相鄰的通孔中都引出電壓值相等的電壓時，就可設定電阻上所有用于引出分壓的通孔都兩兩之間距離相等。如果需要對通孔進行劃分，如圖5所示，需要從通孔I 6中兩兩通孔之間引出的分壓相等，而從通孔7 11中兩兩通孔指尖引出的分壓相等，但與前面通孔I 6中兩兩通孔之間引出的分壓不等，則通孔I 6中兩兩通孔之間的距離相等且均勻分布，通孔7 11中兩兩通孔之間的距離相等且均勻分布，但通孔1、2之間的距離與通孔7、8之間的距離不等。需要說明的是，電阻為長條形和通孔在電阻的長度方向上均勻分布這兩個設計并非需要同時存在。只有其中一個也可以達到一個對應的效果，只是有兩個效果更好。本實施例中，電阻24可以由不同可作為電阻的材料構成，本實施例中優選a-Si (amorphous silicon,非晶娃)作為制成電阻的材料。非晶娃是一種半導體薄膜材料，采用非晶硅來制備電阻，不僅可以使其達到電阻的作用，還因為非晶硅本身的特性，使得制作非晶硅電阻的工藝相對簡單，原材料消耗小，并且價格較便宜。在陣列基板中的引線可由多種不同的導電材料構成，如導電金屬等。本實施例中優選ITO(氧化銦錫)作為引線的材料。在本實施例中，通過在帶有通孔的鈍化層上，形成ITO層，通過ITO層與電阻的接觸將接通電壓的電阻上的分電壓導出。為了使得引線能更好的將分電壓導出，避免引線與電阻24接觸面發生氧化變化，較佳地，可以在通孔中有一層金屬層28作為緩沖。而覆蓋于金屬層28的ITO層29與金屬層28接觸將施加于電阻24上的電壓導出。 可由前述多種金屬中的幾種構成的合金來構成。這樣金屬層能夠更好的將電壓從電阻導出至ITO層，也可避免作為電阻和ITO層的接觸面共同發生氧化融合。較佳地，通孔中還可以有N型非晶硅層27，其中N型非晶硅層27位于通孔中并且處于所述金屬層28與電阻24之間。由于金屬層的導電性能比半導體強很多，在金屬層和電阻層之間也很容易產生電勢差。這樣就需要在金屬層和電阻之間再加入一層N型非晶硅27，N型非晶硅層的導電性能比非晶硅好、比金屬略差，因此將其放置于非晶硅和金屬層之間可減緩金屬層28與非晶硅24的電勢差。為了增加電阻層的導電率，可在柵極絕緣層下的柵極上增加一個與在電阻兩端施加的電壓值相等的電壓(如圖6所示)，由于施加的電壓可使得電阻中的電子聚集在與柵極絕緣層接觸的區域，而在電阻內部形成空穴。當施加與在電阻兩端施加的電壓值相等的電壓于柵極時，使得電子的濃度大于或等于空穴的濃度，這樣就在非晶硅構成的電阻上形成空間電荷區，即為弱反型層。弱反型層形成后，當在電阻兩端施加電壓時可增加電阻導電率。本實施例中的陣列基板，包括集成于其中的薄膜電阻，以及覆蓋于電阻上的鈍化層上的通孔。可通過在電阻上施加電壓，并從通孔中導出電壓以提供電壓。并且由于通孔是均勻分布在長條形電阻的長度方向上，因此當不知道電阻阻值時仍可以按照通孔之間的距離與電阻兩端相距的距離及施加在電阻兩端的電壓值得出通孔之間的電壓。并且，也很容易為各個像素結構提供等值的電壓。本發明提供的顯示裝置，如圖3所示，采用上述集成了電阻的陣列基板。通過給陣列基板中的電阻施加電壓以提供源極驅動電路的Gamma電壓。本發明還提供了制作上述陣列基板的方法。下面結合附圖對本實施例中的基板制作方法進行說明。陣列基板的制作方法如圖7所示，包括步驟S501，在玻璃基板上形成柵極層。柵極層的形成可通過沉積和刻蝕的步驟來完成。通過沉積，經過掩膜板曝光后進行刻蝕形成薄膜電子元件為本領域制作陣列基板的常用方法。
步驟S502，在形成柵極層的整塊玻璃基板上形成柵極絕緣層。步驟S503，在柵極絕緣層上的形成電阻。通過沉積和刻蝕的方法形成電阻。由于通孔中還有N型非晶硅層和金屬層，所述金屬層位于通孔中，所述N型非晶硅層為于通孔中并且處于所述金屬層與電阻之間。對于金屬層和N型非晶硅層形成，可以分別沉積分別刻蝕，也可通過一次掩膜板的全曝光和半曝光技術經一次曝光后，再經分步刻蝕形成電阻、N型非晶硅層和金屬層。由于電阻的材料可以是非晶硅，在陣列基板的薄膜開關和像素電極區域中的有源層的材料也是非晶硅。因此在形成電阻時 ，可以單獨形成，也可與像素結構中的非晶硅結構一同形成。而陣列基板中的薄膜開關和像素電極中的源漏層的材料也為N型非晶硅層，所以通孔中的N型非晶硅層可與薄膜開關和像素電極中的源漏層同時形成，也可各自分開形成。金屬層的材料為鑰、鋁、釹、鈦、鉻、鉭或銅中的一種金屬或幾種構成的合金。步驟S504，在電阻上形成鈍化層，并通過刻蝕在鈍化層覆蓋電阻的區域上，形成至少一個通孔。鈍化層需要的通孔經沉積鈍化層后通過一次掩膜板刻蝕形成。通孔形成后將鈍化層原本遮住的金屬層和N型非晶硅層露出。所述金屬層填充于通孔中，所述N型非晶硅層填充于通孔中并且處于所述金屬層與電阻之間。最后，在鈍化層上方形成引線。引線可通過沉積和刻蝕形成。引線的材料可以為ΙΤ0。為了增大陣列基板中的電阻的使用范圍，可增加鈍化層的通孔數量。并且相應的在通孔中都填充有N型非晶硅層和金屬層。在通孔中的金屬層上也形成ITO層作為引線。當根據需要確定了需要使用的通孔時，對于不需要的通孔可通過熱激光束將引線熔斷，只接通所需的通孔即可。顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種陣列基板，其特征在于，所述陣列基板包括 位于柵極絕緣層和鈍化層之間的電阻，以及在鈍化層覆蓋電阻的區域上有至少一個通孔； 其中，所述電阻與陣列基板中的有源層、源漏極層分離設置。
2.根據權利要求I所述的陣列基板，其特征在于，所述電阻為長條形。
3.根據權利要求I或2所述的陣列基板，其特征在于，所述通孔在電阻的長度方向上均勻分布。
4.根據權利要求I所述的陣列基板，其特征在于，所述電阻的材料為非晶硅。
5.根據權利要求I所述的陣列基板，其特征在于，所述通孔中有金屬層。
6.根據權利要求5所述的陣列基板，其特征在于，所述通孔中還有N型非晶硅層，所述N型非晶硅層位于所述金屬層與電阻之間。
7.根據權利要求5所述的陣列基板，其特征在于，所述金屬層的材料為鑰、鋁、釹、鈦、鉻、鉭或銅中的一種金屬或幾種構成的合金。
8.—種顯示設備，其特征在于，該顯示設備包括上述權利要求I 7所述的任意一種陣列基板。
9.一種陣列基板的制作方法,其特征在于,該方法包括 在柵極絕緣層上形成電阻，其中，所述電阻與陣列基板中的有源層、源漏極層分離設置； 在電阻上形成鈍化層，并在鈍化層覆蓋電阻的區域上，形成至少一個通孔。
10.根據權利要求9所述的制作方法，其特征在于，所述在柵極絕緣層上形成電阻后，該方法進一步包括 在所述電阻上，且需要形成通孔的位置形成金屬層。
11.根據權利要求9所述的制作方法，其特征在于，所述在柵極絕緣層上形成電阻后，該方法進一步包括 在所述電阻上，且需要形成通孔的位置形成N型非晶硅層和金屬層，所述N型非晶硅層位于所述金屬層與電阻之間。
全文摘要
本發明提供了一種陣列基板及制作該基板的方法，將提供Gamma電壓的電阻集成于陣列基板中，節約PCB板中原本為電阻留出的面積；又由于本陣列基板僅采用電阻即可提供Gamma電壓，與采用Power IC相比，縮減了成本，且本發明提供的陣列基板功耗比較低。本發明提供的陣列基板包括位于柵極絕緣層和鈍化層之間的電阻，以及在鈍化層覆蓋電阻的區域上有至少一個通孔；其中，所述電阻與陣列基板中的有源層、源漏極層不連接。本發明提供的陣列基板制作方法包括在柵極絕緣層上形成電阻，其中，所述電阻與陣列基板中的有源層、源漏極層分隔不連接；在電阻上形成鈍化層，并通過刻蝕在鈍化層覆蓋電阻的區域上，形成至少一個通孔。
文檔編號G02F1/1362GK102645806SQ20121009364
公開日2012年8月22日 申請日期2012年3月31日 優先權日2012年3月31日
發明者何宗澤 申請人:北京京東方光電科技有限公司