移位暫存電路的制作方法
【專利摘要】本發明公開了一種移位暫存電路，具有多級移位暫存器，每一級移位暫存器具有輸入模塊、上拉模塊及第一下拉模塊。輸入模塊具有輸入單元、第一控制單元及第二控制單元。輸入單元耦接第一節點，且依據第二節點的電壓位準，提供控制信號至第一節點。第一控制單元耦接第二節點，且依據控制信號調整第二節點的電壓位準。第二控制單元耦接第二節點，且依據第一時脈信號調整第二節點的電壓位準。上拉模塊耦接第一節點，接收第一時脈信號，且依據第一節點的電壓位準上拉輸出節點的電壓位準。第一下拉模塊耦接輸出節點，且依據第一下拉信號下拉輸出節點的電壓位準。
【專利說明】
移位暫存電路
技術領域
[0001]本發明關于一種移位暫存電路，特別是一種適用于觸控顯示裝置的移位暫存電路及驅動方法。
【背景技術】
[0002]在目前的顯示面板技術中，大多采用移位暫存電路(shiftregister)作為液晶顯示的驅動元件，以致于現在的顯示面板可以符合降低生產成本、提升品質及縮短生產周期等生產因素上的考量。
[0003]移位暫存電路中通常具有多級移位暫存器，移位暫存器用以在一個畫面周期中輸出掃描信號來驅動像素單元，以將數據電壓寫入被驅動的像素單元中。每一級移位暫存器除了依據時脈控制器提供的時脈信號來決定是否輸出掃描信號驅動像素單元外，移位暫存器亦依據其他級移位暫存器輸出的掃描信號來控制輸出。然而，當本級移位暫存器接收到另一級移位暫存器的掃描信號以進行輸出掃描信號時，另一級移位暫存器通常已完成驅動，而停止輸出掃描信號至像素電路，或輸出的掃描信號已經改變電壓位準。此時，本級移位暫存器就可能會受到另一級移位暫存器的掃描信號影響，而未正確地輸出掃描信號。

【發明內容】

[0004]本發明在于提供一種移位暫存電路，藉以減少移位暫存器可能會受到其他級移位暫存器的影響，而未正確地輸出掃描信號的問題。
[0005]本發明所公開的移位暫存電路具有多級移位暫存器，每一級移位暫存器具有輸入模塊、上拉模塊及第一下拉模塊。輸入模塊電性連接第一節點，且具有輸入單元、第一控制單元及第二控制單元。輸入單元電性連接第一節點，用以依據第二節點的電壓位準，提供控制信號至第一節點。第一控制單元電性連接第二節點，用以依據控制信號調整第二節點的電壓位準。第二控制單元電性連接第二節點，用以依據第一時脈信號調整第二節點的電壓位準。上拉模塊電性連接第一節點，接收第一時脈信號，用以依據第一節點的電壓上拉輸出節點的電壓位準。第一下拉模塊電性連接輸出節點，用以依據第一下拉信號，下拉輸出節點的電壓位準。
[0006]根據上述本發明所公開的移位暫存電路具有多級移位暫存器，每一級移位暫存器具有輸入模塊、上拉模塊及第一下拉模塊。輸入模塊具有第一開關單元、第二開關單元及第三開關單元。第一開關單元的第一端電性連接第一節點，第一開關單元的第二端電性連接控制信號端，第一開關單元的控制端電性連接第二節點。第一開關單元依據第二節點的電壓位準，導通第一節點與控制信號端。第二開關單元的第一端電性連接第二節點，第二開關單元的第二端及控制端電性連接控制信號端，第二開關單元依據控制信號端的電壓位準，導通第二節點與控制信號端。第三開關單元的第一端電性連接參考信號端，第三開關單元的第二端電性連接第二節點，第三開關的控制端電性連接第一時脈信號端，第三開關單元依據第一時脈信號端的電壓位準，導通第二節點與參考信號端。上拉模塊電性連接第一時脈信號端、第一節點及輸出節點，用以依據第一節點的電壓位準，導通第一時脈信號端與輸出節點。第一下拉模塊電性連接輸出節點及參考信號端，用以依據第一下拉信號，導通輸出節點與參考信號端。
[0007]本發明所公開的移位暫存電路，藉由輸入模塊中的第一控制單元及第二控制單元來控制第二節點的電壓位準，并令輸入單元依據第二節點的電壓位準，將其他級移位暫存器輸出的信號輸入本級移位暫存器中，使得當本級移位暫存器開始執行輸出掃描信號時，輸入單元能截止本級移位暫存器接收其他級移位暫存器的傳輸路徑，以避免其他級移位暫存器輸出的信號影響本級移位暫存器，藉以解決本級移位暫存器會受到其他級移位暫存器的影響的問題，減少移位暫存器未正確地輸出掃描信號的可能性。
[0008]以上的關于本公開內容的說明及以下的實施方式的說明用以示范與解釋本發明的精神與原理，并且提供本發明的專利保護范圍更進一步的解釋。
【附圖說明】
[0009]圖1為根據本發明一實施例所繪示的移位暫存電路的示意圖。
[0010]圖2為根據本發明一實施例所繪示的移位暫存器的示意圖。
[0011 ]圖3為根據本發明圖2實施例所繪示的電壓時序圖。
[0012]圖4為根據本發明另一實施例所繪示的移位暫存器的示意圖。
[0013]圖5為根據本發明再一實施例所繪示的移位暫存器的示意圖。
[0014]圖6為根據本發明又一實施例所繪示的移位暫存器的示意圖。
[0015]其中，附圖標記:
[0016]10移位暫存電路
[0017]12時脈控制器
[0018]20、30、40、50 移位暫存器
[0019]21、31、41、51 輸入模塊
[0020]211、311、411、511 輸入單元
[0021]212、312、412、512 第一控制單元
[0022]213、313、413、513 第二控制單元
[0023]23、32、42、53 上拉模塊
[0024]25、33、43、55 第一下拉模塊
[0025]34、44第二下拉模塊
[0026]35、45輔助下拉模塊
[0027]36、46下拉控制模塊
[0028]361、362、363、471、472 開關單元
[0029]47第三下拉模塊
[0030]48下傳模塊
_]al、bl、cl、dl 第一節點
[0032]a2、b2、c2、d2 第二節點
[0033]b3、c3第三節點
[0034]OUt輸出節點
[0035]ST起始信號
[0036]HC時脈信號
[0037]HC(m)、H(m+2)、HC(m-l)第一時脈信號
[0038]LC(k)第二時脈信號
[0039]G(n)、G(n-2)、G(n+2)掃描信號
[0040]F(n-2)、F(n)控制信號[0041 ] Dl?Dm數據信號
[0042]VSS參考信號
[0043]Val、Va2 電壓
【具體實施方式】
[0044]以下在實施方式中詳細敘述本發明的詳細特征以及優點，其內容足以使任何本領域的技術人員了解本發明的技術內容并據以實施，且根據本說明書所公開的內容、權利要求書保護范圍及附圖，任何本領域的技術人員可輕易地理解本發明相關的目的及優點。以下的實施例進一步詳細說明本發明的觀點，但非以任何觀點限制本發明的范疇。
[0045]請參照圖1，圖1為根據本發明一實施例所繪示的移位暫存電路的示意圖。如圖1所示，移位暫存電路10具有多級移位暫存器，移位暫存電路10接收時脈控制器12提供的起始信號ST及時脈信號HC，使每一級移位暫存器依序地產生掃描信號G(n)，以依序地驅動像素電路11中的像素單元，使像素單元寫入數據信號Dl?Dm。移位暫存電路10中的每一級移位暫存器至少具有輸入模塊、上拉模塊及下拉模塊，且輸入模塊至少具有輸入單元、第一控制單元及第二控制單元，以下將說明移位暫存器的多種實施例。
[0046]請參照圖2，圖2為根據本發明一實施例所繪示的移位暫存器的示意圖。如圖2所示，移位暫存器20具有輸入模塊21、上拉模塊23及第一下拉模塊25。輸入模塊21電性連接第一節點al，且具有輸入單元211、第一控制單元212及第二控制單元213。輸入單元211電性連接第一節點al，用以依據第二節點a2的電壓位準，提供掃描信號G(n_2)至第一節點al。第一控制單元212電性連接第二節點a2，用以依據掃描信號G(n-2)調整第二節點a2的電壓位準。第二控制單元213電性連接第二節點a2，用以依據第一時脈信號HC(m)調整第二節點a2的電壓位準。上拉模塊23電性連接第一節點al，且接收第一時脈信號HC(m)，用以依據第一節點a I的電壓，上拉輸出節點out的電壓位準。第一下拉模塊25電性連接輸出節點out，用以依據第一下拉信號，下拉輸出節點out的電壓位準。
[0047]于一個實施例中，輸入單元211、第一控制單元212及第二控制單元213以晶體管實現。輸入單元211的第一端電性連接第一節點al，輸入單元211的第二端電性連接第(n-2)級移位暫存器的輸出節點，輸入單元211的控制端電性連接第二節點a2。第一控制單元212的第一端電性連接第二節點a2，第一控制單元212的第二端及控制端電性連接第(n-2)級移位暫存器的輸出節點。第二控制單元213的第一端電性連接參考信號端，以接收參考信號端的參考信號VSS。第二控制單元213的第二端電性連接第二節點a2，第二控制單元213的控制端電性連接第一時脈信號端，以接收第一時脈信號端的第一時脈信號HC(m)。
[0048]移位暫存器20的運作方式如圖3所示，于時間區間tl中，第(n-2)級移位暫存器輸出掃描信號G(n-2)，并提供至第一控制單元212的第二端及控制端。第一控制單元212的第二端和控制端電性連接，以二極管連接形式(d1de-connected)將掃描信號G(n-2)提供至第二節點a2，第二節點a2的電壓時序圖如電壓Va2所示。當第二節點a2的電壓位準提升時，輸入單元211導通，掃描信號G(n-2)被提供至第一節點al，第一節點al的電壓時序圖如電壓Val所示。當第一節點al的電壓位準提升時，上拉模塊23依據第一節點al的電壓位準導通，此時，第一時脈信號HC(m)被提供至輸出節點out，輸出節點out上的電壓即為掃描信號G(η)。
[0049]于時間區間t2中，當第一時脈信號HC(m)的電壓位準提升，第一節點al的電壓位準受到上拉模塊23的寄生電容耦合而提升電壓位準。第一時脈信號HC(m)被提供至輸出節點out，輸出節點out的電壓位準提升。第η級移位暫存器輸出掃描信號G(n)。第二控制單元213依據第一時脈信號HC(m)的電壓位準導通，參考信號端的參考信號VSS被提供至第二節點a2，亦即第二節點a2的電壓位準下降，輸入單元211截止，第一節點al與第(n-2)級移位暫存器的輸出節點不導通，第一節點al不被提供掃描信號G(n-2)。此時，第一節點al的電壓位準不會受到掃描信號G(n-2)的影響，也就是說，于時間區間t2中，雖然掃描信號G(n-2)電壓位準下降，透過輸入單元211的截止，第一節點al的電壓位準不會再隨著掃描信號G(n-2)的電壓位準下降，藉以解決第η級移位暫存器以往會受到其他級移位暫存器的掃描信號影響，而未能正確地輸出掃描信號的問題。
[0050]于時間區間t3中，當第一時脈信號H(m+2)的電壓位準上升，第n+2級移位暫存器開始輸出掃描信號G(n+2)時，第一下拉模塊25依據第一下拉信號HC(m+2)，導通輸出節點out和參考電壓端，提供參考電壓VSS至輸出節點out，以下拉輸出節點out的電壓位準。
[0051]于圖2及圖3所示的實施例中，輸入單元211的第二端和第一控制單元212的第二端及控制端所接收的控制信號，以第(n-2)級移位暫存器的輸出節點輸出的掃描信號G(n-2)為例。于其他實施例中，控制信號亦可以是其他級移位暫存器輸出的時脈信號、掃描信號或其他合適的信號。此外，于圖2中，第一下拉模塊25所依據的第一下拉信號系由時脈控制器輸出的時脈信號，亦即相同于其他級移位暫存器的第一時脈信號，如第n+2級移位暫存器的第一時脈信號HC(m+2)。當第一下拉模塊25所依據的第一下拉信號系第一時脈信號HC(m+2)時，可以縮短掃描信號G(n)的電壓位準下降時間(falling time )，亦可以避免應力(Stress)的狀況。于其他實施例中，第一下拉模塊25亦可以依據其他級移位暫存器的輸出節點輸出的掃描信號來下拉輸出節點out的電壓位準，例如依據第n-2級移位暫存器輸出的掃描信號G(n-2)或其他合適的信號，本實施例不予限制。
[0052]于其他實施例中，輸入模塊21和上拉模塊26之間可以更設置有其他補償電壓的電路結構，據以補償第一節點al的電壓位準，使得移位暫存器能夠正確地輸出掃描信號，本實施例不予限制。
[0053]接下來，請參照圖4，圖4為根據本發明另一實施例所繪示的移位暫存器的示意圖，如圖4所示，移位暫存器30具有輸入模塊31、上拉模塊32、第一下拉模塊33、第二下拉模塊34、輔助下拉模塊35及下拉控制模塊36。輸入模塊31、上拉模塊32、第一下拉模塊33與前述實施例大致上相同，不再加以贅述。當第二下拉模塊34以晶體管實現時，第二下拉模塊34的第一端電性連接第一節點bl，第二下拉模塊34的第二端電性連接參考電壓端，第二下拉模塊34的控制端電性連接其他級移位暫存器的輸出節點，如第n+4級移位暫存器的輸出節點，以依據第n+4級移位暫存器輸出的掃描信號G(n+4)，下拉第一節點bl的電壓位準。
[0054]輔助下拉模塊35及下拉控制模塊36，輔助下拉模塊35以晶體管實現時，輔助下拉模塊35的第一端電性連接第一節點bl，輔助下拉模塊35的第二端電性連接參考電壓端，輔助下拉模塊35的控制端電性連接下拉控制模塊36。輔助下拉模塊35依據第三節點b3的電壓位準下拉第一節點bl的電壓位準。第三節點b3介于輔助下拉模塊35及下拉控制模塊36之間。
[0055]下拉控制模塊36具有開關單元361、開關單元362及開關單元363，開關單元361的第一端和控制端接收第一時脈信號HC(m-l)，開關單元361的第二端電性連接開關單元362的控制端，開關單元362的第一端電性連接開關單元361的第一端，開關單元362的第二端電性連接第三節點b3，開關單元363的第一端電性連接第三節點b3，開關單元363的第二端電性連接參考電壓端，開關單元363的控制端接收第一節點bl的電壓。具體來說，當第一節點bl的電壓位準上升時，提供參考電壓VSS至第三節點b3，輔助下拉模塊35截止。當第一時脈信號HC(m-l)電壓位準上升，第三節點b3的電壓位準隨之上升，此時，輔助下拉模塊35導通，提供參考電壓信號VSS至第一節點bl，第一節點bl的電壓位準下降。
[0056]于本實施例中，下拉控制模塊36的開關單元361接收相同于其他移位暫存器的第一時脈信號HC(m-l)，于其他實施例中，開關單元的第一端和控制端亦可以接收第二時脈信號LC(k)，以依據第二時脈信號LC(k)的電壓位準調整該第三節點的電壓位準，本實施例不予限制。
[0057]接下來，請參照圖5，圖5為根據本發明再一實施例所繪示的移位暫存器的示意圖。如圖5所不，移位暫存電路40具有輸入模塊41、上拉模塊42、第一下拉模塊43、第二下拉模塊44、輔助下拉模塊45及下拉控制模塊46、第三下拉模塊47及下傳模塊48，其中輸入模塊41、上拉模塊42、第一下拉模塊43、第二下拉模塊44與前一個實施例大致上相同。
[0058]與前一個實施例不同的是，輔助下拉模塊45具有開關單元451和開關單元452，開關單元451依據第三節點c3的電壓位準下拉第一輸出節點cl的電壓位準，開關單元452依據第三節點c 3的電壓位準下拉輸出節點OU t的電壓位準。下拉控制模塊46除了與前述同樣地依據第一節點的電壓位準調整第三節點c3的電壓位準，更依據其他級移位暫存器，例如第n-2級移位暫存器和第n+2級移位暫存器的第一節點的電壓位準調整第三節點c3的電壓位準。
[0059]第三下拉模塊47具有開關單元471和開關單元472，開關單元471依據其他級移位暫存器，如第n-2級移位暫存器的第三節點的電壓位準下拉第一輸出節點Cl的電壓位準，開關單元472依據第n-2級移位暫存器的第三節點的電壓位準下拉輸出節點out的電壓位準。
[0060]下傳模塊48用以依據第一節點Cl的電壓位準輸出下一級移位暫存器的控制信號。下傳模塊48以晶體管實現時，下傳模塊48的第一端電性連接第一時脈信號HC(m)，下傳模塊48的第二端電性連接其他級移位暫存器的輸入模塊，下傳模塊48的控制端電性連接第一節點Cl。下傳模塊例如依據第一節點Cl的電壓位準提供控制信號至第n+2級移位暫存器的輸入模塊。換言之，當移位暫存器40設置下傳模塊48時，其他級移位暫存器的輸入模塊則藉由下傳模塊48來接收控制信號。例如本實施例中，輸入模塊41系接收第n-2級移位暫存器的下傳模塊所輸出的控制信號F(n-2)，而移位暫存器40的下傳模塊48所輸出的控制信號F(n)將輸出至第n+2級移位暫存器的輸入模塊，但不以此為限。
[0061]前述的實施例中，為了方便說明，將第二下拉模塊44、輔助下拉模塊45及下拉控制模塊46、第三下拉模塊47及下傳模塊48—并設置于移位暫存器40中一并說明和圖示。實際上，于所屬技術領域的技術人員可以依據實際的需要，依據前述的實施例，決定是否設置第二下拉模塊44、輔助下拉模塊45及下拉控制模塊46、第三下拉模塊47或傳模塊48，且上述模塊所接收的信號僅為方便說明之用，并非加以限制本發明可行的其他實施例。
[0062]于前述的例子中，輸入模塊中輸入單元、第一控制單元及第二控制單元的尺寸具有一個大致上的比例關系，例如輸入單元^第一控制單元^第二控制單元。根據另一實施方式，輸入單元、第一控制單元及第二控制單元的通道長寬比或通道長度的比例關系大致上為9:3:1，但不以此為限。
[0063]請參照圖6，圖6為根據本發明又一實施例所繪示的移位暫存器的示意圖。如圖6所不，移位暫存器50具有輸入模塊51、上拉模塊53及第一下拉模塊55。輸入模塊51具有第一開關單元511、第二開關單元512、第三開關單元513。第一開關單元511的第一端電性連接第一節點dl，第一開關單元511的第二端電性連接控制信號端，第一開關單元511的511控制端電性連接第二節點d2，第一開關單元511依據第二節點d2的電壓位準，導通第一節點dl與控制信號端。第二開關單元512的第一端電性連接第二節點d2，第二開關單元512的第二端及控制端電性連接控制信號端，第二開關單元512依據控制信號端的電壓位準，導通第二節點d2與控制信號端。第三開關單元513的第一端電性連接參考信號端，第三開關單元513的第二端電性連接第二節點d2，第三開關單元513的控制端電性連接第一時脈信號端，第三開關單元513依據第一時脈信號端的電壓位準，導通第二節點d2與參考信號端。
[0064]上拉模塊53電性連接第一時脈信號端、第一節點dl及輸出節點out，用以依據第一節點dl的電壓位準，導通第一時脈信號端與輸出節點out。第一下拉模塊55電性連接輸出節點out及參考信號端，用以依據第一下拉信號，導通輸出節點out與參考信號端。圖6所述的移位暫存器50實際上均已經公開在前述記載的實施例中，本實施例在此不重復說明。
[0065]綜合以上所述，本發明實施例提供一種移位暫存電路，藉由輸入模塊的設置可以避免其他級移位暫存器輸出的信號影響本級移位暫存器，也就是說，輸入模塊中的第一控制單元及第二控制單元用來控制第二節點的電壓位準，并令輸入單元依據第二節點的電壓位準，將其他級移位暫存器輸出的信號輸入本級移位暫存器中，使得當本級移位暫存器開始執行輸出掃描信號時，輸入模塊能截止本級移位暫存器接收其他級移位暫存器的傳輸路徑，進而避免當其他級移位暫存器輸出信號的電壓位準下降時，本級移位暫存器的第一節點的電壓位準亦跟著下降。藉以解決本級移位暫存器會受到其他級移位暫存器的影響的問題，減少移位暫存器未正確地輸出掃描信號的可能性。
[0066]雖然本發明以前述的實施例公開如上，但其并非用以限定本發明。在不脫離本發明的精神和范圍內，所為的更動與修改，均屬本發明的專利保護范圍。關于本發明所界定的保護范圍請參考所附的權利要求書。
【主權項】
1.一種移位暫存電路，包含多級移位暫存器，其特征在于，每一該移位暫存器包括: 一輸入模塊，電性連接一第一節點，該輸入模塊包括: 一輸入單元，電性連接該第一節點，用以依據一第二節點的電壓位準，提供一控制信號至該第一節點； 一第一控制單元，電性連接該第二節點，用以依據該控制信號調整該第二節點的電壓位準；以及 一第二控制單元，電性連接該第二節點，用以依據一第一時脈信號調整該第二節點的電壓位準； 一上拉模塊，電性連接該第一節點，接收該第一時脈信號，用以依據該第一節點的電壓上拉一輸出節點的電壓位準；以及 一第一下拉模塊，電性連接該輸出節點，用以依據一第一下拉信號，下拉該輸出節點的電壓位準。2.如權利要求1所述的移位暫存電路，其特征在于，該第一下拉信號相同于其他級移位暫存器其中之一的該第一時脈信號。3.如權利要求1所述的移位暫存電路，其特征在于，還包括一第二下拉模塊，用以依據其他級移位暫存器其中之一的該輸出節點的電壓位準，下拉該第一節點的電壓位準。4.如權利要求3所述的移位暫存電路，其特征在于，還包括一輔助下拉模塊及一下拉控制模塊，該輔助下拉模塊依據一第三節點的電壓位準下拉該第一節點的電壓位準，該下拉控制模塊依據一第二時脈信號及該第一節點的電壓位準調整該第三節點的電壓位準。5.如權利要求4所述的移位暫存電路，其特征在于，該第二時脈信號相同于其他級移位暫存器其中之一的該第一時脈信號。6.如權利要求4所述的移位暫存電路，其特征在于，還包括一第三下拉模塊，用以依據其他級移位暫存器其中之一的該第三節點的電壓位準，下拉該輸出節點及該第一節點的電壓位準。7.如權利要求6所述的移位暫存電路，其特征在于，該輔助下拉模塊還依據該第三節點的電壓位準下拉該輸出節點的電壓位準。8.如權利要求7所述的移位暫存電路，其特征在于，該下拉控制模塊還依據其他級移位暫存器其中至少一的該第一節點的電壓位準調整該第三節點的電壓位準。9.如權利要求1所述的移位暫存電路，其特征在于，該輸入單元、該第一控制單元及該第二控制單元的尺寸具有一比例關系。10.如權利要求1所述的移位暫存電路，更包括一下傳模塊，該下傳模塊接收該第一時脈信號，并依據該第一節點的電壓位準輸出其他級移位暫存器的該控制信號。11.一種移位暫存電路，包含多級移位暫存器，其特征在于，每一該移位暫存器包括: 一輸入模塊，包括: 一第一開關單元，該第一開關單元的一第一端電性連接一第一節點，該第一開關單元的一第二端電性連接一控制信號端，該第一開關單元的一控制端電性連接一第二節點，該第一開關單元依據該第二節點的電壓位準，導通該第一節點與該控制信號端； 一第二開關單元，該第二開關單元的一第一端電性連接該第二節點，該第二開關單元的一第二端及一控制端電性連接該控制信號端，該第二開關單元依據該控制信號端的電壓位準，導通該第二節點與該控制信號端；以及一第三開關單元，該第三開關單元的一第一端電性連接一參考信號端，該第三開關單元的一第二端電性連接該第二節點，該第三開關單元的一控制端電性連接一第一時脈信號端，該第三開關單元依據該第一時脈信號端的電壓位準，導通該第二節點與該參考信號端；一上拉模塊，電性連接該第一時脈信號端、該第一節點及一輸出節點，用以依據該第一節點的電壓位準，導通該第一時脈信號端與該輸出節點；以及 一第一下拉模塊，電性連接該輸出節點及該參考信號端，用以依據一第一下拉信號，導通該輸出節點與該參考信號端。
【文檔編號】G09G3/36GK105825828SQ201610321629
【公開日】2016年8月3日
【申請日】2016年5月13日
【發明人】鄭詩婷, 陳冠宇
【申請人】友達光電股份有限公司