技術編號：39426787
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及半導體工藝，尤其涉及一種soi襯底的制備方法及制備得到的soi襯底。背景技術、soi全稱為silicon-on-insulator，即絕緣襯底上的硅，該技術通過在頂層硅和背襯底之間引入了一層埋氧化層，可使上下兩層硅層之間實現介質隔離，將寄生電容降低一倍。因此采用soi襯底制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優勢。同時在工藝上還可以省略部分光掩模以節省成本，因此不論在工藝上或是電路上都有其優勢。因此soi襯底將成為深亞微...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。