專利名稱：基于地面數字電視的高效ldpc譯碼器的制作方法
技術領域：
本發明涉及數字通信中的譯碼處理技術，尤其是涉及一種基于地面數字電視的高 效LDPC譯碼器。
背景技術：
隨著電子信息技術的不斷發展，電視經歷黑白電子電視、彩色電視時代，目前正在 面向數字化和高清晰度方向迅速發展，模擬電視在全世界范圍內正在逐步消退。在眾多的 應用領域中，數字電視是一個廣受關注且正處于快速發展階段的行業，數字電視的發展將 對整個電子信息行業的發展有重大意義。數字電視技術將帶來一場深刻的革命，這不僅僅 局限在技術革命，還將帶來廣播電視運營體制、管理方式以及用戶收聽收看電視節目方式 的根本性變革，甚至對整個信息產業的發展產生深遠影響。低密度奇偶校驗(Low Density Parity Check, LDPC)碼是第四代移動通信的關 鍵技術之一，在移動和固定無線通信、衛星通信、數字電視和廣播、光纖通信以及磁盤存儲 等諸多領域得到了廣泛的應用，其已經被列為多種數字電視傳輸系統標準中的信道編碼方 案，例如我國數字電視地面廣播傳輸系統標準CTTB、我國移動多媒體廣播行業標準CMMB、 歐洲的數字衛星廣播系統標準DVB-S等標準，它們所應用的LDPC碼前向糾錯編碼技術，使 系統能夠更加可靠地支持更多的無線多媒體業務。在通常情況下，線性分組碼譯碼復雜度與碼長成指數關系，當碼長增加到一定程 度后，譯碼復雜度將是不可控的。但由于LDPC碼校驗矩陣具有稀疏特性，其譯碼算法的復 雜度和碼長成線性關系，克服了長時間計算復雜度問題。

發明內容
本發明提出一種基于地面數字電視的高效LDPC譯碼器，解決目前譯碼處理需要 花費較長時間、消耗較多資源的技術問題。本發明采用了如下技術方案來實現一種基于地面數字電視的高效LDPC譯碼器， 其包括前端通信處理機，用于將接收的幀體數據進行裁剪分塊、解交織、解映射處理后， 輸出軟比特信息；串-并數據轉換模塊，用于在軟比特信息之前停補0，形成軟比特譯碼塊，且將軟 比特譯碼塊并行輸出；迭代譯碼模塊，用于接收并行的軟比特譯碼塊信息，通過多次迭代譯碼輸出并行 的硬比特數據，并指示正確譯碼；并-串數據轉換模塊，用于將并行的硬比特數據恢復成串行的硬比特數據輸出， 去除掉LDPC校驗位和BCH校驗位，解擾輸出成連續的傳輸流。其中，所述迭代譯碼模塊包括比特節點處理單元，用于完成比特節點信息的更新以及硬判決；
校驗節點處理單元，用于完成校驗節點信息的更新以及判斷是否滿足校驗方程；存儲單元陣列，用于存儲器、保存比特節點信息和校驗節點信息；迭代譯碼控制單元，用于控制比特節點處理單元、校驗節點處理單元執行迭代操 作。
其中，所述比特節點處理單元包括59個并行的變量節點處理單元，分別對應LDPC 校驗矩陣中59個列塊，且在0. 4、0. 6或0. 8編碼效率對應在某一列塊中包含的單元陣或置 換陣不相同。其中，所述校驗節點處理單元包括35個并行的校驗節點信息更新處理單元，分別 對應LDPC校驗矩陣中的35個行塊。其中，所述存儲單元陣列根據LDPC校驗矩陣中的各個校驗塊的循環偏移有些是 相同的，而循環偏移相同的校驗塊有著相同的訪問方法的特點，將若干個循環偏移相同的 RAM單元合并成一整塊存儲量大的RAM單元。其中，所述前端通信處理機包括幀體數據裁剪模塊，用于將幀體數據根據解映射精度要求截成相應位數的數據 塊；解交織模塊，用于對幀體數據裁剪模塊裁剪出的數據塊執行解交織操作；解映射模塊，用于根據不同的正交振幅調制模式，實現不同的軟比特解映射的計
笪弁。與現有技術相比，本發明通過將數據轉換成并行采用LDPC迭代譯碼處理，大大 隨見了譯碼處理時間，且可以大大的減小了 RAM資源的開銷，前后比較后得到將近較少了 50%的資源。


圖1是本發明提出的QC-LDPC譯碼器的總體結構示意圖。圖2是圖1中迭代譯碼模塊的結構示意圖。圖3是迭代譯碼控制處理的流程示意圖。圖4是圖2中比特節點處理單元的結構示意圖。圖5是圖2中校驗節點更新單元的結構示意圖。
具體實施例方式在國標數字電視地面廣播傳輸系統中，其前向糾錯編碼由外碼(BCH碼)和內碼 (LDPC碼)級聯實現。CTTB標準中的LDPC碼是一種準循環LDPC (QC-LDPC)碼，其譯碼電路 如圖1所示，包括前端通信處理機(FECP，Front End Communication Processor) 1和前端 通信解碼器(FECD, Front End Communication Decode) 2。其中，前端通信處理機1包括幀體數據裁剪模塊11，其用于將從均衡器及解系統 信息模塊輸出的幀體數據根據解映射精度要求截成相應位數的數據塊；解交織模塊12，用 于對幀體數據裁剪模塊11裁剪出的數據塊執行解交織操作；解映射模塊13，用于根據不同 的正交振幅調制(Quadrature Amplitude Modulation, QAM)模式，實現不同的軟比特解映 射方法，即軟比特的計算。
另外，前端通信解碼器2包括串-并數據轉換模塊21，用于接收解映射模塊13輸 出的軟比特信息，并在其之前停補5個0，形成7493個軟比特譯碼塊，并將這些軟比特譯碼 塊按一定規律并行輸出，以達到譯碼要求；迭代譯碼模塊22，用于接收并行的軟比特信息， 通過多次迭代譯碼方法輸出并行的硬比特數據，并指示正確譯碼；并-串數據轉換模塊23， 用于將并行的硬比特數據按一定規則恢復成串行的硬比特數據輸出，然后去除掉LDPC校 驗位和BCH校驗位，解擾輸出成連續的傳輸流(Transport Stream, ST)。結合圖2所示，迭代譯碼模塊22是LDPC譯碼的核心部分，其實現上相對比較復 雜，為降低實現復雜度，將其劃分成各個功能獨立的組成部分，包括比特節點處理單元 221或變量節點更新單元221，用于完成比特節點信息的更新以及硬判決；校驗節點處理單 元222，完成校驗節點信息的更新以及判斷是否滿足校驗方程；存儲單元陣列223，包括保 存初始LLR(Log-Likelihood Ratio)的存儲器、保存比特節點信息和校驗節點信息的多個 存儲單元；迭代譯碼控制單元224，用于控制比特節點處理單元221、校驗節點處理單元222 的動作。 結合圖3所示，迭代譯碼模塊22的工作原理如下步驟S301、比特節點處理單元221接收從串_并數據轉換模塊21輸出并行的軟比 牛寸fe息。步驟S302、比特節點處理單元221初始化。步驟S303、校驗節點處理單元222更新校驗節點信息。步驟S304、校驗節點處理單元222判斷是否滿足校驗方程。步驟S305、比特節點處理單元221更新比特節點信息。步驟S306、判斷迭代次數是否達到最大值？如是，則迭代結束，否則轉入步驟 S304。根據不同的情況，有三種不同編碼效率可供選擇，即0. 4,0. 6,0. 8。為更方便的說 明設計思路，本實施以0. 4碼率為例來說明0. 4碼率的LDPC碼為LDPC (7493，3048)，經過BCH編碼后進入LDPC編碼器時的信 息位為3048bit，經LDPC編碼后總位數為7493bit，其中加入校驗位4445bit。現將0. 4碼 率的LDPC校驗矩陣劃分為若干個127X127的小方陣Ai,」，這樣得到新的校驗矩陣H，其具有 24行、59列。每個子矩陣Ay是一個循環矩陣，每行每列都只包含一個“1”，其余都為“0”。 對新的校驗矩陣H統計發現，其行重只有兩種7和8 ；列重有3、4、11三種。在本專利中不再分析0. 6和0. 8碼率的情況，只將行重和列重統計結果列在下表 中 其中，對于比特節點處理單元221而言，分析CTTB標準中三種碼率LDPC碼的結 構，其校驗矩陣H的稀疏特性和準循環特性非常便于硬件的并行實現，但是完全并行會帶 來很大的資源消耗。本案考慮并串實現的方法，執行多次得出最終結果。根據校驗矩陣的 特點，校驗矩陣可以劃分為59個列塊，其分別對應著59個處理單元，即對應著比特節點處 理單元221中59個并行比特節點更新單元，如圖4所示。圖4所示的是比特節點處理單元221中59個并行的變量節點處理單元，分別對應 著校驗矩陣中59個列塊。不同碼率在某一列塊中包含的單元陣或置換陣不相同。本案根 據CTTB標準中三種碼率在該列塊中包含單元陣或置換陣的最大個數作為該列塊對應處理 單元的邊信息輸入個數。結合圖5所示。對于校驗節點處理單元222而言，其設計思路與比特節點處理單元 221相似，采取并串行的設計方法。由于0. 4,0. 6,0. 8碼率包含的行塊個數分別為35、23、 11，為了同時支持這三種碼率，校驗節點處理單元222需要包含35個并行的校驗節點信息 更新處理單元，該35個校驗節點信息更新處理單元分別對應校驗矩陣中的35個行塊。同 樣，根據3種碼率在各個行塊中包含的單元陣或置換陣個數，進而確定各個邊信息輸入個 數。存儲單元陣列223存儲比特節點處理單元221、校驗節點處理單元222的計算中間 結果以及初始軟比特信息。由于比特節點信息和校驗節點信息的存儲將消耗很大的隨機存 儲器(RAM)資源，故本案采用一種方法來減少RAM存儲資源開銷。由于三種碼率在校驗矩陣H35x59上的坐標有重合，因此直觀的方法是在重合的坐標 上共享一塊單元RAM，其余不重合的地方不能共享。通過分析校驗矩陣，根據校驗矩陣中的 各個校驗塊的循環偏移有些是相同的，而循環偏移相同的校驗塊有著相同的訪問方法的特 點，將循環偏移相同的單元RAM合并成更大一塊RAM，其實現步驟如下1)統計三種碼率所有的循環偏移，得到總共61種循環偏移，每種循環偏移對應一 塊合并的RAM ；2)針對每種循環偏移，統計每種碼率在該循環偏移下的校驗塊個數及其坐標；3)針對每種循環偏移，取三種碼率在該循環偏移下的校驗塊個數的最大值作為合 并RAM中單元RAM的個數。假設把一個每個校驗塊所需的RAM作為一個單元RAM的話，RAM合并前，三種碼率 所需的RAM總和為275+296+294 = 865個單元RAM，而通過考慮循環偏移歸類且按最大值合 并之后，三種碼率總共需要438個單元RAM。這樣可以大大的減小了 RAM資源的開銷，前后 比較后得到將近較少了 50%的資源。
權利要求
一種基于地面數字電視的高效LDPC譯碼器，其特征在于，包括前端通信處理機，用于將接收的幀體數據進行裁剪分塊、解交織、解映射處理后，輸出軟比特信息；串-并數據轉換模塊，用于在軟比特信息之前停補0，形成軟比特譯碼塊，且將軟比特譯碼塊并行輸出；迭代譯碼模塊，用于接收并行的軟比特譯碼塊信息，通過多次迭代譯碼輸出并行的硬比特數據，并指示正確譯碼；并-串數據轉換模塊，用于將并行的硬比特數據恢復成串行的硬比特數據輸出，去除掉LDPC校驗位和BCH校驗位，解擾輸出成連續的傳輸流。
2.根據權利要求1所述基于地面數字電視的高效LDPC譯碼器，其特征在于，所述迭代 譯碼模塊包括比特節點處理單元，用于完成比特節點信息的更新以及硬判決；校驗節點處理單元，用于完成校驗節點信息的更新以及判斷是否滿足校驗方程；存儲單元陣列，用于存儲器、保存比特節點信息和校驗節點信息；迭代譯碼控制單元，用于控制比特節點處理單元、校驗節點處理單元執行迭代操作。
3.根據權利要求2所述基于地面數字電視的高效LDPC譯碼器，其特征在于，所述比特 節點處理單元包括59個并行的變量節點處理單元，分別對應LDPC校驗矩陣中59個列塊， 且在0. 4,0. 6或0. 8編碼效率對應在某一列塊中包含的單元陣或置換陣不相同。
4.根據權利要求2所述基于地面數字電視的高效LDPC譯碼器，其特征在于，所述校驗 節點處理單元包括35個并行的校驗節點信息更新處理單元，分別對應LDPC校驗矩陣中的 35個行塊。
5.根據權利要求2所述基于地面數字電視的高效LDPC譯碼器，其特征在于，所述存儲 單元陣列根據LDPC校驗矩陣中的各個校驗塊的循環偏移有些是相同的，而循環偏移相同 的校驗塊有著相同的訪問方法的特點，將若干個循環偏移相同的RAM單元合并成一整塊存 儲量大的RAM單元。
6.根據權利要求1-5任意一項所述基于地面數字電視的高效LDPC譯碼器，其特征在 于，所述前端通信處理機包括幀體數據裁剪模塊，用于將幀體數據根據解映射精度要求截成相應位數的數據塊；解交織模塊，用于對幀體數據裁剪模塊裁剪出的數據塊執行解交織操作；解映射模塊，用于根據不同的正交振幅調制模式，實現不同的軟比特解映射的計算。
全文摘要
本發明提出一種基于地面數字電視的高效LDPC譯碼器，其包括前端通信處理機，用于將接收的幀體數據進行裁剪分塊、解交織、解映射處理后，輸出軟比特信息；串-并數據轉換模塊，用于在軟比特信息之前停補0，形成軟比特譯碼塊，且將軟比特譯碼塊并行輸出；迭代譯碼模塊，用于接收并行的軟比特譯碼塊信息，通過多次迭代譯碼輸出并行的硬比特數據，并指示正確譯碼；并-串數據轉換模塊，用于將并行的硬比特數據恢復成串行的硬比特數據輸出，去除掉LDPC校驗位和BCH校驗位，解擾輸出成連續的傳輸流。本發明解決了目前譯碼處理需要花費較長時間、消耗較多資源的技術問題。
文檔編號H04N7/20GK101867449SQ20101019287
公開日2010年10月20日 申請日期2010年6月4日 優先權日2010年6月4日
發明者王長龍, 陳燕生 申請人:深圳國微技術有限公司