專利名稱：用于存儲圖像數據的存儲裝置和存儲圖像數據的方法
技術領域：
本發明涉及用于圖像數據存儲裝置的存儲器存取方法，所述圖像數據 存儲裝置中的每一個都包括多個存儲器裝置，更具體地說，涉及通過劃分 圖像數據，將圖像數據(例如一幀圖像數據)存儲在多個諸如動態隨機存 取存儲器裝置之類的存儲器裝置中的圖像數據存儲裝置及圖像數據存儲方 10 法。
背景技術：
MPEG (運動圖像專家組)方法是對運動圖像進行編碼的廣泛應用的 方法。當使用MPEG方法將諸如一幀的圖像數據之類的圖像數據存儲在運15動圖像編碼裝置中的DRAM (動態隨機存取存儲器)裝置中時，可以將圖 像數據以SD (標準清晰度)分辨率存儲在一個DRAM裝置中，所述SD 分辨率是用于電視的標準分辨率。然而，當希望以HD (高清晰度)分辨 率存儲圖像數據時，因為考慮到容量和傳輸速率，僅通過使用一個DRAM 裝置來寫圖像數據和讀圖像數據是很困難的，所以經常需要多個DRAM20裝置，所述HD分辨率是比SD分辨率更高的分辨率。圖1和圖2示出了用在諸如上述裝置之類的運動圖像編碼裝置中的圖 像數據存儲方法的傳統示例。在圖1中，圖像數據存儲裝置包括用于處理 圖像的邏輯LSI電路100和兩個DRAM裝置101禾n 102。邏輯LSI電路 100包括圖像處理單元105和存儲器裝置控制器106。25 如圖1所示，每一個都是一幀的圖像數據1至3被存儲在DRAM裝置101中，圖像數據4至6被存儲在DRAM裝置102中。因此，可以以簡單 的方式進行用于存取存儲器裝置的地址計算。作為地址計算的示例，當圖 像處理單元105向存儲器裝置控制器106作出圖像數據4的傳輸請求時， 狀態變為僅DRAM裝置102可以傳輸數據并且DRAM裝置101等待的狀
態；因此，數據傳輸速率的確定取決于DRAM裝置102的傳輸速率。圖2示出了在圖像處理單元105向存儲器裝置控制器106作出圖像數據4和圖像數據6的傳輸請求時所引起的問題。即使讓DRAM 101進入等待狀態是可接受的，DRAM裝置102也無法在存取圖像數據4期間存取圖 5
像數據6。在由ITU-T (國際電信聯盟一 電信標準化部門)標準化的H.264方法中，經常出現如下情況在圖像處理中必須存取許多幀，當將被存取的幀被存儲在一個DRAM裝置中時，數據傳輸占用很長的時間。這可能是引起系統性能下降的問題。作為用于如上所述的圖像處理的存取存儲器的傳統技術，
專利文獻1 10
公開了一種圖像處理系統，其中設置了兩個圖像存儲器裝置，這兩個圖像存儲器裝置中的每一個都具有多個存儲體(bank)，每個存儲體都具有允許存儲一幀數據的容量，當數據被從一個圖像存儲器裝置讀取時，數據被寫入到另一存儲器裝置，反之亦然，以實現高速處理。專利文獻2公開了一種圖像存儲器電路，其中每個DRAM裝置具有 15兩個單元，包括多個存儲體，并且對DRAM裝置的寫入被控制以使得首先寫圖像數據的奇數行(line)，接著寫圖像數據的偶數行，以加速數據存取。專利文獻3公開了一種顯示處理裝置，該顯示處理裝置與存儲器列 (row)地址的切換相對應地將一幀圖像數據存儲在兩個不同存儲體中， 20并且交替地從這兩個存儲體中讀數據，從而實現在從具有不連續地址的區 域讀數據的情況下存取時間的減少。專利文獻4公開了一種DRAM存取方法，該方法通過以光柵的順序 輸入二維圖像，并通過在切換存儲體0和1時將圖像存儲在DRAM中，可 以提高存取效率。25 然而，即使通過使用在專利文獻1至4中所公開的上述傳統技術，也不能解決具有多個存儲器裝置的圖像數據存儲裝置中的這樣問題存取被集中在一個存儲器裝置上，并且因此數據傳輸占用很長的時間，使得不能 在短時間內傳輸大量數據。
專利文獻1日本專利No. 3001763 "圖像處理系統"(Image processing system) 專利文獻25 日本專利No. 3288327 "圖像存儲器電路"(Image memory circuit)專利文獻3日本專利申請公布No. "顯示處理裝置"(Display processing device)10專利文獻4日本專利申請公布No. "DRAM存取方法"(DRAM accessing method)15 發明內容本發明的一個目的在于通過降低在一個存儲器裝置上的存取集中引起 延長的傳輸時間的可能性，并且通過使其可以在短時間內傳輸大量數據， 改善在具有多個存儲器裝置的圖像數據存儲裝置中的圖像數據處理性能。 根據本發明的圖像數據存儲裝置包括數據劃分單元、存儲器裝置控制 20 單元和多個存儲器裝置，所述數據劃分單元用于將圖像數據劃分為與多個 存儲器裝置相對應的常數個連續行的單元，所述存儲器裝置控制單元用于 將被劃分為常數個連續行的單元的數據順序地存儲在多個存儲器裝置中。根據本發明，當在一幀中存取一矩形區域中的圖像數據時，可以同時 存取多個存儲器裝置，并且可以在短時間內傳輸大量數據。因此，即使當 25將要存取多幀時，也可以減少數據傳輸所需要的時間，從而可以改善圖像 處理性能。


圖1示出了存儲圖像數據的方法的傳統示例； 圖2示出了存取圖像數據的方法的傳統示例；圖3是根據本發明的圖像數據存儲裝置的原理結構框圖；圖4示出了根據第一實施例的將數據存儲在圖像數據存儲裝置中的方法；5 圖5是圖4所示的邏輯LSI電路的詳細結構框圖；圖6示出了根據第一實施例的存取矩形區域中的圖像數據的方法； 圖7示出了根據第二實施例的將數據存儲在圖像數據存儲裝置中的方 法；以及圖8示出了根據第三實施例的將數據存儲在DRAM裝置中的方法。10具體實施方式
圖3是根據本發明的用于存儲圖像數據(例如一幀圖像數據)的圖像 數據存儲裝置的原理結構框圖。存儲裝置1包括多個存儲器裝置2a、 2b……，數據劃分單元3和存儲器裝置控制單元4。15 數據劃分單元3將圖像數據(例如一幀圖像數據)劃分為與多個存儲器裝置2a、 2b……相對應的由某一常數個連續行構成的單元。存儲器裝置 控制單元4將被劃分為常數個連續行的單元的數據順序地存儲在存儲器裝 置2a、 2b 中。根據本發明的圖像數據存取裝置與圖3所示的裝置具有相同的結構。20 數據劃分單元3將諸如一幀圖像數據之類的圖像數據劃分為象素列的單 元，每個象素列都包括常數個象素。存儲器裝置控制單元4將被劃分為每 個都包括常數個象素的象素列的單元的數據順序地存儲在存儲器裝置2a和 2b中。作為存儲圖像數據的方法，本發明使用這樣一種方法其中圖像數據25 被劃分為與多個存儲器裝置相對應的常數個連續行的單元，并且被劃分為常數個連續行的單元的數據被順序地存儲在多個存儲器裝置中。作為存儲圖像數據的另一方法，本發明使用這樣一種方法其中圖像 數據被劃分為每個都包括常數個象素的象素列的單元，并且被劃分為每個 都包括常數個象素的象素列的單元的數據被順序地存儲在多個存儲器裝置 中。如上所述，在本發明中，諸如一幀數據的數據被劃分為常數個連續行 的單元，并且被劃分的數據被順序地存儲在多個(例如兩個)存儲器裝置 中。5 首先，將參考圖4至圖6說明本發明的第一實施例。圖4示出了根據第一實施例的將數據存儲在圖像數據存儲裝置中的方法。與圖1和圖2中 的傳統示例類似，圖4所示的圖像數據存儲裝置包括用于處理圖像的邏輯 LSI電路10和兩個DRAM裝置11和12。邏輯LSI電路10包括圖像處理 單元15和存儲器裝置控制器16和17，存儲器裝置控制器16和17用于控10制兩個DRAM裝置11和12。在圖4中，諸如圖像數據1之類的一幀圖像數據被劃分為常數"T1"個連續行的數據。在本示例中，圖像數據被劃分為四行的數據，即"0" 至"n-l"的行、"n"至"2n-l"的行、"2n"至"3n-l"的行和"3n" 至"4n-l"的行。被劃分的數據被順序地存儲在兩個DRAM裝置11和12 15中。分別是一幀的圖像數據2和圖像數據3也以類似的方式被劃分并被存 儲在DRAM裝置11和12中。行數"n"可以被任意地設定，可以將一幀 數據劃分為三組或更多組，并可以將它們存儲在三個或更多個DRAM裝 置中。圖5是圖4所示的用于圖像處理的邏輯LSI電路10的詳細結構框圖。 20在圖5中，除了兩個存儲器裝置控制器16和17之外的所有單元與圖4所 示的圖像處理單元15相對應。在圖5中，數據劃分電路20接收圖像數據以及同步信號和位置信 息。數據劃分電路20根據存儲在劃分單元設定寄存器21中的信息劃分諸 如一幀圖像數據之類的圖像數據，并將劃分后的數據供應給兩個寫電路22 25禾B 23，所述信息例如是連續行的常數，即例如圖4中的行數"n"的值。 寫電路22和23通過使用由寫地址產生單元26和27所產生的寫地址分別 將數據寫入內部存儲器裝置24和25，內部存儲器裝置24和25例如可以是工作存儲器裝置。用于將數據存儲在圖4所示的DRAM裝置11和12中的讀電路28和 29在累積了要寫入的特定量的數據(即要傳輸的數據)時，根據由讀地址產生電路30和31所產生的讀地址，從內部存儲器裝置24和25讀數據。 隨后，讀電路28和29將數據供應給存儲器裝置控制器16和17，并且數 據被存儲在兩個DRAM裝置ll和12中。應該注意的是，本發明權利要求5 1中的數據劃分單元對應圖5所示的數據劃分電路20和劃分單元設定寄存 器21，并且存儲器裝置控制單元不僅包括存儲器裝置控制器16和17，還 包括寫電路22和讀地址產生電路31。圖6示出了在第一實施例中當在一幀中傳輸矩形區域的圖像數據時的 存儲器存取方法。當在圖6中假設包括在一幀的圖像數據1中的矩形區域10 A的數據被存取，并且該數據被劃分和被存儲在兩個DRAM裝置11和12 中時，響應于從圖像處理單元15到兩個存儲器裝置控制器16和17的對圖 像數據1中區域A的數據傳輸請求，計算所傳輸的數據被存儲在兩個 DRAM裝置中的位置，并且在兩個DRAM裝置工作的同時執行數據傳 輸。利用這種配置，可以在短時間內傳輸大量數據。而且，在第一實施例15中，即使當多幀的圖像數據被存取時， 一個DRAM裝置上的存取集中引 起延長的傳輸時間的可能性也被減小，并且可以使數據傳輸速率恒定。[大l 此，可以改善各種類型的圖像處理。在該第一實施例中，用于數據劃分的連續行的常數"n"越小，越容 易使數據傳輸速率恒定。然而，在用于圖像數據處理的交錯(interlace)20 方法中，在"n=l"時經常很難使存取頻率固定，這是因為是通過將數據 劃分為奇數行和偶數行(即劃分為頂部域和底部域)而存取數據的。圖7示出了第二實施例中將數據存儲在圖像數據存儲裝置中的方法。 在該第二實施例中，圖像數據(例如一幀圖像數據)被劃分為象素列的單 元，每個象素列都包括常數個象素，即被劃分為在水平方向上每個象素列25所包括的"m"個象素的單元，并且劃分后的數據被存儲在多個存儲器裝 置中。作為該方法的示例，圖像數據1中的包括象素"0"至"m-l"的象 素列、包括象素"2m"至"3m-l"的象素列和包括象素"4m"至"5m-1"的象素列被存儲在DRAM裝置11中，包括象素"m"至"2m-l"的象 素列、包括象素"3m"至"4m-l"的象素列和包括象素"5m"至"6m- 1"的象素列被存儲在DRAM裝置12中。第二實施例中用于圖像處理的邏輯LSI電路IO具有基本上與圖5所示 的結構相同的結構。不同之處在于每列都包括常數個象素(即包括在水平 方向上的每個象素列中的"m"個象素)的象素列的數目被存儲在劃分單5 元設定寄存器21中。圖8示出了根據第三實施例的數據存儲方法。在該第三實施例中，假 設DRAM裝置由多個存儲體組成，具體地說是由存儲體0和存儲體1組 成。在第三實施例中，當劃分后的圖像數據被存儲在DRAM裝置的一個 存儲器列中時，行的常數"n"被設定為使得圖像的縱向長度可被行的常10數"n"除盡。具體地說，當假設與存儲器列相對應的象素數目為"x" 時，與由"x"個象素組成的圖像數據的比特數相對應，將行的常數"n" 設定為通過將圖像的縱向長度除以二的冪而獲得的數目。因此，可以有效 地使用DRAM裝置中的存儲區域。在圖8中，當DRAM由存儲體0和存儲體1這兩個存儲體組成時，通15 過在水平方向上交替地排列數據之后將存儲器列中的數據存儲在存儲體0 和存儲體l中，也可以提高對存儲數據的存取效率。在該實施例中，說明 了在由多個存儲體組成的DRAM裝置中，圖像數據被劃分為常數個行的 單元的方法，這對應于第一實施例；然而，同一方法可以被應用到如下情 況像第二實施例中一樣，數據被劃分為象素列的單元，每個象素列都包20 括常數個象素。
權利要求
1.一種圖像數據存儲裝置，包括多個存儲器裝置；數據劃分單元，用于將圖像數據劃分為與所述多個存儲器裝置相對應的常數個連續行的單元；以及存儲器裝置控制單元，用于將所述被劃分為常數個連續行的單元的數據順序地存儲在所述多個存儲器裝置中。
2. —種圖像數據存儲裝置，包括 10 多個存儲器裝置；數據劃分單元，用于將圖像數據劃分為與所述多個存儲器裝置相對應 的象素列的單元，每個象素列都包括常數個象素；以及存儲器裝置控制單元，用于將所述被劃分為每個都包括常數個象素的 象素列的單元的數據順序地存儲在所述多個存儲器裝置中。 15
3.如權利要求l或2所述的圖像數據存儲裝置，其中所述多個存儲器裝置中的每一個都由動態隨機存取存儲器組成。
4.如權利要求1或2所述的圖像數據存儲裝置，其中所述存儲器裝置控制單元包括分別與所述多個存儲器裝置相對應的多 個存儲器裝置控制器。20
5.如權利要求3所述的圖像數據存儲裝置，其中被存儲在所述動態隨機存取存儲器的一個存儲器列中的圖像的縱向長 度被所述數據劃分單元設定為行的常數與二的冪的乘積。
6. 如權利要求3所述的圖像數據存儲裝置，其中被存儲在所述動態隨機存取存儲器的一個存儲器列中的圖像的橫向長 25 度被所述數據劃分單元設定為每個都包括常數個象素的象素列的數目與二 的冪的乘積。
7. —種存儲圖像數據的方法，包括將圖像數據劃分為與多個存儲器裝置相對應的常數個連續行的單元；以及 將所述被劃分為常數個連續行的單元的數據順序地存儲在所述多個存 儲器裝置中。
8. —種存儲圖像數據的方法，包括將圖像數據劃分為與多個存儲器裝置相對應的象素列的單元，每個象 5 素列都包括常數個象素；以及將所述被劃分為每個都包括常數個象素的象素列的單元的數據順序地 存儲在所述多個存儲器裝置中。
9. 如權利要求7或8所述的存儲圖像數據的方法，其中 所述多個存儲器裝置中的每一個都由動態隨機存取存儲器組成。
全文摘要
本發明提供了一種用于存儲圖像數據的存儲裝置和存儲圖像數據的方法。根據本發明的圖像數據存儲裝置包括多個存儲器裝置、數據劃分單元和存儲器裝置控制單元，所述數據劃分單元用于將圖像數據劃分為分別與多個存儲器裝置相對應的常數個連續行的單元或每個都包括常數個象素的象素列的單元，所述存儲器裝置控制單元用于將劃分后的數據順序地存儲在多個存儲器裝置中。
文檔編號H04N7/24GK101127901SQ20061017065
公開日2008年2月20日 申請日期2006年12月22日 優先權日2006年8月18日
發明者堀崎泰伸 申請人:富士通株式會社