一種晶體兼容的電路板及其電路的制作方法
【專利摘要】本發明公開了一種晶體兼容的電路板及其電路，電路板包括CPU焊盤和CPU的晶振焊盤，還包括一個用于焊接單晶體或雙晶體的晶體焊盤，若干個用于焊接單晶體和雙晶體的外圍電路的器件焊盤；若干個器件焊盤通過導線與晶體焊盤連接，晶體焊盤連接CPU焊盤和CPU的晶振焊盤；由于只設置了一個晶體焊盤，同時設置了單晶體和雙晶體兩者的外圍電路的器件焊盤，可根據實際需求在晶體焊盤中焊接所需的雙晶體或單晶體，選擇相應的器件在器件焊盤上進行焊接貼片或懸空，即可形成對應晶體的外圍電路。在一片電路板上能兼容單晶體和雙晶體及其外圍電路，與現有技術相比，減少了一個晶體及其對應的外圍電路器件，節省了電路板的空間，降低了用料和成本。
【專利說明】
-種晶體兼容的電路板及其電路
技術領域
[0001] 本發明設及X射線機運動技術領域，尤其設及的是一種晶體兼容的電路板及其電 路。
【背景技術】
[0002] 隨著GPS(Global 化sitioning System,全球定位系統），WLAN(無線局域網），LTE 化ong Term Evolution,長期演進)等技術的迅猛發展，射頻通訊系統對長期、短期頻率穩 定度俱佳的高性能晶體振蕩器的需求也迅猛攀升。因溫度補償晶體振蕩器(TCX0,簡稱晶 振）是手機等便攜通訊終端射頻電路中的關鍵器件之一，其中包含具有壓控頻率校正功 能的電壓控制溫補晶體振蕩器(VCTCX0,簡稱溫補晶體)可配合自動頻率控制信號(AFC)， 根據高精度基站時鐘脈沖自動在終端進行頻偏校準，具備十分優良的長/短期頻率穩定 性，在中高端射頻系統中廣泛采用。
[0003] 現有技術中，無論是2G/3G/4G還是GPS/WIFI通路，都需要用到晶體。現有的單晶體 和雙晶體的切換電路如圖1所不，XI表不單晶體，X2表不雙晶體。每個晶體外部均設置有對 應的外圍電路（電阻電容）。通常2G/3G/4G使用單晶體(Tsx，溫補晶體振蕩器），2G/3G/4G、 GPS/WIFI均可使用雙晶體(VCTCX0,電壓控制溫補晶體振蕩器）。根據使用情況由CPU進行切 換選擇，通常僅一個晶體工作。
[0004] 但是，電路板的LTE區域空間有限且晶體資源緊缺。現有電路沒有進行兼容設計， 分別設置兩個晶體及其外圍電路增加了板端空間，而實際僅使用一個晶體，造成了空間浪 費。
[0005] 因而現有技術還有待改進和提高。

【發明內容】

[0006] 鑒于上述現有技術的不足之處，本發明的目的在于提供一種晶體兼容的電路板及 其電路，W解決現有電路板同時設置單晶體和雙晶體導致空間浪費的問題。
[0007] 為了達到上述目的，本發明采取了 W下技術方案： 一種晶體兼容的電路板，包括CPU焊盤和CPU的晶振焊盤，其還包括一個用于焊接單晶 體或雙晶體的晶體焊盤，若干個用于焊接單晶體和雙晶體的外圍電路的器件焊盤;所述若 干個器件焊盤通過導線與晶體焊盤連接，所述晶體焊盤連接CPU焊盤和CPU的晶振焊盤。
[000引所述的晶體兼容的電路板中，所述器件焊盤包括第一電阻焊盤、第二電阻焊盤、第 Ξ電阻焊盤和第四電阻焊盤； 所述晶體焊盤的第一pin腳連接CPU的晶振焊盤的一pin腳;晶體焊盤的第Ξρ?η腳連接 第一電阻焊盤Ρ1的一 pin腳、第二電阻焊盤的一 pin腳和第Ξ電阻焊盤的一 pin腳；晶體焊盤 的第四pin腳連接CPU的晶振焊盤的另一 pin腳，晶體焊盤的第六pin腳連接CPU焊盤和第四 電阻焊盤的一 pin腳，晶體焊盤的第二pin腳和第五pin腳懸空，所述第一電阻焊盤的另一 pin腳接地，第二電阻焊盤的另一 pin腳連接CPU焊盤，第Ξ電阻焊盤的另一 pin腳連接CPU, 第四電阻焊盤的另一 pin腳連接CPU焊盤。
[0009] 所述的晶體兼容的電路板中，所述器件焊盤還包括第一電容焊盤和第二電容焊 盤； 所述第一電容焊盤的一 pin腳連接晶體焊盤的第一 pin腳，第一電容焊盤的另一 pin腳 接地，第二電容焊盤的一 pin腳連接第四電阻焊盤的另一 pin腳，第二電容焊盤的另一 pin腳 接地。
[0010] 所述的晶體兼容的電路板中，所述晶體焊盤焊接雙晶體時，第一電阻焊盤和第四 電阻焊盤分別焊接一個電阻，第二電阻焊盤和第Ξ電阻焊盤不焊接，第一電容焊盤和第二 電容焊盤分別焊接一個電容。
[0011] 所述的晶體兼容的電路板中，所述晶體焊盤焊接單晶體時，第一電阻焊盤、第四電 阻焊盤、第一電容焊盤和第二電容焊盤均不焊接;第二電阻焊盤和第Ξ電阻焊盤分別焊接 一個電阻。
[0012] -種采用所述的晶體兼容的電路板的電路，包括CPU和CPU的晶振，其還包括雙晶 體、第一電阻和第四電阻;所述雙晶體的VC0N腳連接CHJ的晶振的一端;雙晶體的兩個NC腳 懸空，雙晶體的GND腳通過第一電阻接地，雙晶體的OUT腳連接CPU的晶振的另一端，雙晶體 的VCC腳連接第四電阻的一端，第四電阻的另一端連接CPU。
[0013] 所述的電路中，還包括第一電容和第二電容，所述第一電容的一端連接雙晶體的 VC0N腳，第一電容的另一端接地，第二電容的一端連接第四電阻的另一端，第二電容的另一 端接地。
[0014] -種采用所述的晶體兼容的電路板的電路，包括CPU和CPU的晶振，其還包括單晶 體、第二電阻和第Ξ電阻;所述單晶體的冊T2腳連接CPU的晶振的一端;單晶體的T皿RM腳通 過第二電阻連接CPU、還通過第Ξ電阻連接CPU;單晶體的冊T1腳連接CPU的晶振的另一端， 單晶體的GND腳連接CPU中內置的地。
[0015] 相較于現有技術，本發明提供的晶體兼容的電路板及其電路，電路板包括CPU焊盤 和CPU的晶振焊盤，還包括一個用于焊接單晶體或雙晶體的晶體焊盤，若干個用于焊接單晶 體和雙晶體的外圍電路的器件焊盤;所述若干個器件焊盤通過導線與晶體焊盤連接，所述 晶體焊盤連接CPU焊盤和CPU的晶振焊盤；由于只設置了一個晶體焊盤，同時設置了單晶體 和雙晶體兩者的外圍電路的器件焊盤，用戶可根據實際需要在晶體焊盤中焊接所需的雙晶 體或單晶體，選擇相應的器件在器件焊盤上進行焊接貼片或懸空，即可形成對應晶體的外 圍電路。運樣在一片電路板上能兼容單晶體和雙晶體及其外圍電路，與現有技術相比，減少 了一個晶體及其對應的外圍電路器件，節省了電路板的空間，降低了用料和成本。
【附圖說明】
[0016] 圖1是現有的單晶體和雙晶體的切換電路圖。
[0017] 圖2是本發明提供的晶體兼容的電路板的焊盤示意圖。
[0018] 圖3是本發明提供的晶體兼容的雙晶體的電路圖。
[0019] 圖4是本發明提供的晶體兼容的單晶體的電路圖。
[0020] 圖5是本發明提供的雙晶體與單晶體尺寸相同的晶體焊盤的pin腳示意圖。
[0021] 圖6是本發明提供的雙晶體與單晶體尺寸不同的晶體焊盤的pin腳示意圖。
【具體實施方式】
[0022] 本發明提供一種晶體兼容的電路板及其電路，針對電路板空間有限W及資源緊缺 的情況，設計能兼容更多晶體尺寸的線路和電路，將成本和資源都最大化利用。為使本發明 的目的、技術方案及優點更加清楚、明確，W下參照附圖并舉實施例對本發明進一步詳細說 明。應當理解，此處所描述的具體實施例僅用W解釋本發明，并不用于限定本發明。 請同時參閱圖2和圖3,本發明提供的晶體兼容的電路板上設置有一個用于焊接單晶體 或雙晶體的晶體焊盤，若干個用于焊接單晶體和雙晶體的外圍電路器件的器件焊盤。所述 若干個器件焊盤通過導線與晶體焊盤連接，所述晶體焊盤連接CPU焊盤和CPU的晶振焊盤。
[0023] 本實施例中，所述器件焊盤包括第一電阻焊盤P1、第二電阻焊盤P2、第Ξ電阻焊盤 P3和第四電阻焊盤P4;所述晶體焊盤X的第一pin腳連接CPU的晶振焊盤的一pin腳；晶體焊 盤X的第Ξρ?η腳連接第一電阻焊盤P1的一 pin腳、第二電阻焊盤P2的一 pin腳和第Ξ電阻焊 盤P3的一pin腳；晶體焊盤X的第四pin腳連接CPU的晶振焊盤的另一pin腳，晶體焊盤X的第 六pin腳連接CPU焊盤和第四電阻焊盤P4的一 pin腳，晶體焊盤X的第二pin腳和第五pin腳懸 空，所述第一電阻焊盤P1的另一 pin腳接地，第二電阻焊盤P2的另一 pin腳連接CPU焊盤，第 Ξ電阻焊盤P3的另一P in腳連接CPU，第四電阻焊盤P4的另一P in腳連接CPU焊盤。
[0024] 進一步實施例中，所述器件焊盤還包括第一電容焊盤P5和第二電容焊盤P6;所述 第一電容焊盤P5的一 pin腳連接晶體焊盤X的第一 pin腳，第一電容焊盤P5的另一 pin腳接 地，第二電容焊盤P6的一 pin腳連接第四電阻焊盤P4的另一 pin腳，第二電容焊盤P6的另一 pi η腳接地。
[0025] 需要理解的是，上述的連接，即通過導線（即電路板上的走線)連接。晶體焊盤及其 器件焊盤與CPU焊盤、CPU的晶振焊盤的連接為現有技術，如具體鏈接CPU焊盤的哪個pin腳 是現有技術。本實施例的改進點主要是先搭建好雙晶體、單晶體及其器件焊盤的整體連接 線路，只設置一個晶體焊盤，單晶體和雙晶體兩者的外圍電路的器件焊盤需全部設置在一 起。具體實施時，用戶可根據實際需要在晶體焊盤X中焊接所需的雙晶體(如VCTCX0)或單晶 體(Tsx，溫補晶體振蕩器），根據下述表1、表2和表3在器件焊盤上選擇相應的器件進行焊接 貼片或懸空，即可形成對應晶體的外圍電路。
[0026] 表 1
表3 其中，P表示焊盤，R表示電阻，C表示電容，NC表示不焊接，若需要焊接則寫出該器件的 阻值（Ω )或容值(nf)。
[0027] 本實施例根據表1和表2提供的兩種焊接貼片方式在所述晶體兼容的電路板上形 成晶體兼容的電路。例如，晶體焊盤X焊接雙晶體VCTCX0時，第一電阻焊盤P1和第四電阻焊 盤P4分別焊接一個0Ω的電阻，第二電阻焊盤P2和第Ξ電阻焊盤P3不焊接，第一電容焊盤P5 和第二電容焊盤P6分別焊接一個lOOnF的電容。請一并參閱圖3,則所述電路包括雙晶體U1、 第一電阻R1和第四電阻R1;所述雙晶體U1的VC0N腳(對應晶體焊盤X的第一 pin腳)連接CPU 的晶振的一端，雙晶體U1的兩個NC腳(對應晶體焊盤X的第二pin腳和第五pin腳)懸空，雙晶 體U1的GND腳(對應晶體焊盤X的第Spin腳)通過第一電阻R1接地，雙晶體U1的OUT腳(對應 晶體焊盤X的第四pin腳)連接CHJ的晶振的另一端，雙晶體U1的VCC腳(對應晶體焊盤X的第 六pin腳)連接第四電阻R4的一端(對應第四電阻焊盤P4的一 pin腳），第四電阻R4的另一端 (對應第四電阻焊盤P4的另一 pin腳)連接CPU。
[0028] 進一步實施例中，所述電路還包括第一電容Cl和第二電容C2,所述第一電容Cl的 一端(對應第一電容焊盤P5的一P in腳)連接雙晶體U1的VC0N腳，第一電容C1的另一端(對應 第一電容焊盤P5的另一 pin腳)接地，第二電容C2的一端(對應第二電容焊盤P6的一 pin腳） 連接第四電阻R4的另一端，第二電容C2的另一端(對應第二電容焊盤P6的另一 pin腳)接地。
[0029] 接入雙晶體時，第Spin腳接地使熱敏通路NC掉，第二電阻焊盤P2和第Ξ電阻焊盤 P3斷開，則雙晶體與CPU之間不會傳輸熱敏信號?ERM_SENSE。通過第四電阻R4連接CPU輸入 供電電壓VCCX0_0_PMU給雙晶體VCTXC0供電，并通過第二電容C2對供電電壓VCCX0_0_PMU濾 波。第一電容C1對CPU的晶振的信號進行濾波。此時不需要切換xmode單晶體模式。
[0030] 若晶體焊盤X上焊接的是單晶體(Tsx)，則第一電阻焊盤P1、第四電阻焊盤P4、第一 電容焊盤P5和第二電容焊盤P6均不焊接。第二電阻焊盤P2焊接一個100ΚΩ的電阻，第Ξ電 阻焊盤P3焊接一個0Ω的電阻。請一并參閱圖4,結合表1~表3,則所述電路包括單晶體U2、第 二電阻R2和第Ξ電阻R3;所述單晶體U2的H0T2腳（即單晶體U2的pin3腳，對應晶體焊盤X的 第一 pin腳)連接CPU的晶振的一端;單晶體U2的??ΕΚΜ腳（即單晶體U2的pin4腳，對應晶體焊 盤X的第Spin腳)通過第二電阻R2連接CPU、還通過第Ξ電阻R3連接CPU;單晶體U2的冊τι腳 (即單晶體U2的pinl腳，對應晶體焊盤X的第四pin腳)連接CPU的晶振的另一端，單晶體U21 的GND腳（即單晶體U2的P in2腳，對應晶體焊盤X的第六P in腳)連接CPU。
[0031] 單晶振時不用電壓控制，因此無需輸入供電電壓VCCX0_0_PMU，第四電阻焊盤P4斷 開，切換xmode單晶體模式。此時需要進行溫度檢測，由第Ξ電阻R3連接熱敏pin腳（即 T皿RM腳），第一電阻焊盤P1斷開。第二電阻R2從輸入電壓AUXADC_REF_RF分壓，為單晶體 提供偏置電壓，使單晶體能正常工作。單晶體U21的GND腳(TSC_G)通過一電阻連接CPU中內 置的地。
[0032] 本實施例不是從器件本身上兼容，而是從電路層面上做到了兼容。運樣可W節省 成本的同時不用擔屯、器件資源的問題。
[0033] 需要理解的是，上述實施例中，雙晶體(6個pin腳）與單晶體(4個pin腳）的尺寸均 是2520,可W直接焊接。由于單晶體缺少2個pin腳，焊接時需參考表3對應焊機。電路板上的 晶體焊盤的pin腳如圖5所示，設置6個pin腳。
[0034] 在具體實施時，單晶體的尺寸可能是2016,為了使雙晶體pin腳與單晶體的pin腳 能兼容，在電路板上晶體焊盤的P in腳如圖6所示，包括單晶體的4個P in腳（1、2、3、4 )和雙晶 體的6個pin腳(a、b、c、d、e、f)。雙晶體的第一pin腳a、第Ξpin腳c、第四pin腳d、第六pin腳f 與單晶體的4個pin腳--對應部分重疊。
[0035] 綜上所述，本發明的晶體兼容的電路板及其電路，針對電路板空間有限W及資源 緊缺的情況，在電路板上只設置了一個晶體焊盤，同時設置了單晶體和雙晶體兩者的外圍 電路的器件焊盤，用戶可根據實際需要在晶體焊盤中焊接所需的雙晶體或單晶體，選擇相 應的器件在器件焊盤上進行焊接貼片或懸空，即可形成對應晶體的外圍電路。合理利用電 路板的空間來達到單雙晶體的切換，還能兼容不同尺寸的晶體。與現有技術相比，實際焊接 時減少了一個晶體及其對應的外圍電路器件，節省了電路板的空間，降低了用料和成本。
[0036] 應當理解的是，本發明的應用不限于上述的舉例，對本領域普通技術人員來說，可 W根據上述說明加 W改進或變換，所有運些改進和變換都應屬于本發明所附權利要求的保 護范圍。
【主權項】
1. 一種晶體兼容的電路板，包括CPU焊盤和CPU的晶振焊盤，其特征在于，還包括一個用 于焊接單晶體或雙晶體的晶體焊盤，若干個用于焊接單晶體和雙晶體的外圍電路的器件焊 盤;所述若干個器件焊盤通過導線與晶體焊盤連接，所述晶體焊盤連接CPU焊盤和CPU的晶 振焊盤。2. 根據權利要求1所述的晶體兼容的電路板，其特征在于，所述器件焊盤包括第一電阻 焊盤、第二電阻焊盤、第三電阻焊盤和第四電阻焊盤； 所述晶體焊盤的第一pin腳連接CHJ的晶振焊盤的一pin腳；晶體焊盤的第三pin腳連接 第一電阻焊盤P1的一pin腳、第二電阻焊盤的一pin腳和第三電阻焊盤的一pin腳；晶體焊盤 的第四pin腳連接CPU的晶振焊盤的另一 pin腳，晶體焊盤的第六pin腳連接CPU焊盤和第四 電阻焊盤的一 pin腳，晶體焊盤的第二pin腳和第五pin腳懸空，所述第一電阻焊盤的另一 pin腳接地，第二電阻焊盤的另一 pin腳連接CPU焊盤，第三電阻焊盤的另一 pin腳連接CPU， 第四電阻焊盤的另一p in腳連接CPU焊盤。3. 根據權利要求2所述的晶體兼容的電路板，其特征在于，所述器件焊盤還包括第一電 容焊盤和第二電容焊盤； 所述第一電容焊盤的一 pin腳連接晶體焊盤的第一 pin腳，第一電容焊盤的另一pin腳 接地，第二電容焊盤的一 pin腳連接第四電阻焊盤的另一 pin腳，第二電容焊盤的另一 pin腳 接地。4. 根據權利要求3所述的晶體兼容的電路板，其特征在于，所述晶體焊盤焊接雙晶體 時，第一電阻焊盤和第四電阻焊盤分別焊接一個電阻，第二電阻焊盤和第三電阻焊盤不焊 接，第一電容焊盤和第二電容焊盤分別焊接一個電容。5. 根據權利要求3所述的晶體兼容的電路板，其特征在于，所述晶體焊盤焊接單晶體 時，第一電阻焊盤、第四電阻焊盤、第一電容焊盤和第二電容焊盤均不焊接;第二電阻焊盤 和第三電阻焊盤分別焊接一個電阻。6. -種采用權利要求3所述的晶體兼容的電路板的電路，包括CPU和CPU的晶振，其特征 在于，還包括雙晶體、第一電阻和第四電阻;所述雙晶體的VCON腳連接CPU的晶振的一端;雙 晶體的兩個NC腳懸空，雙晶體的GND腳通過第一電阻接地，雙晶體的OUT腳連接CPU的晶振的 另一端，雙晶體的VCC腳連接第四電阻的一端，第四電阻的另一端連接CPU。7. 根據權利要求6所述的電路，其特征在于，還包括第一電容和第二電容，所述第一電 容的一端連接雙晶體的VC0N腳，第一電容的另一端接地，第二電容的一端連接第四電阻的 另一端，第二電容的另一端接地。8. -種采用權利要求3所述的晶體兼容的電路板的電路，包括CPU和CPU的晶振，其特征 在于，還包括單晶體、第二電阻和第三電阻;所述單晶體的H0T2腳連接CPU的晶振的一端;單 晶體的THERM腳通過第二電阻連接CPU、還通過第三電阻連接CPU;單晶體的HOT 1腳連接CPU 的晶振的另一端，單晶體的GND腳連接CPU中內置的地。
【文檔編號】H05K1/11GK106061109SQ201610664534
【公開日】2016年10月26日
【申請日】2016年8月15日 公開號201610664534.3, CN 106061109 A, CN 106061109A, CN 201610664534, CN-A-106061109, CN106061109 A, CN106061109A, CN201610664534, CN201610664534.3
【發明人】劉海山
【申請人】深圳市明泰電訊有限公司